已知一个编码电路的输入码与输出码的对应关系，如何实现这个编码电路？

tulipyjx

已知一个编码电路的输入码与输出码的对应关系（输入码4位，输出码16位），如何实现这个编码电路？
编码电路还有个时钟，在时钟的上升沿进行编码

本人是模拟电路设计工程师，对于这种数字编码没有头绪，主要请大家提供这种编码电路的一般实现思路，是写veriloghdl程序？或是用卡诺图？对于我的这种情况，卡诺图的方法似乎太麻烦了些。

Abyss817

always @(*) begin
    case(in)
        out = ...;
        ...
        defaultut = ...;
    endcase
end

tulipyjx

Abyss817 发表于 2021-4-13 12:54
always @(*) begin
    case(in)
        out = ...;

谢谢，前面忘记说了，编码电路还有个时钟，在时钟的上升沿进行编码。

tulipyjx

除了网友Abyss817 提供的方法外，还有什么常用的编码电路实现方法？

tulipyjx

tulipyjx 发表于 2021-4-13 14:37
谢谢，前面忘记说了，编码电路还有个时钟，在时钟的上升沿进行编码。

除了前面网友提供的方法，作为模拟IC工程师，还有什么方法实现编码电路？

Bayamx

写个verilog代码，导进cadence，用AMS数模混仿。译码电路应该能模拟工程师应该能驾驭吧

tang66521

你是实现电路，还是只是仿真用，电路的话先用卡诺图搭出逻辑，最后输出用D触发器latch。仿真就简单了，查表就好了。

anpengfei

这应该是数字做的事吧，根据算法用HDL实现

tulipyjx

tang66521 发表于 2021-4-13 15:01
你是实现电路，还是只是仿真用，电路的话先用卡诺图搭出逻辑，最后输出用D触发器latch。仿真就简单了，查表 ...

是实现一个编码电路，此编码电路是模拟电路的一部分。我想知道，从模拟工程师的角度，有没有实现这种编码电路的较简单方法？