在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: wsy541

[求助] ICC布局布线后导入calibre后LVS过不了

[复制链接]
发表于 2021-1-22 10:12:41 | 显示全部楼层
感觉是layout 缺少port,你先修port,然后再去看net
 楼主| 发表于 2021-1-22 14:00:16 | 显示全部楼层


Hyacinth1292 发表于 2021-1-21 19:08
这么明显的错误,都看不出来该怎么处理么?!


看不出来呢 请您指教

发表于 2021-1-22 14:27:29 | 显示全部楼层
试试大小写设置
发表于 2021-1-25 16:56:01 | 显示全部楼层
drc过了没 看看有没有可能是drc引起的
发表于 2021-1-25 17:24:30 | 显示全部楼层
建议做一下hierarchy, 一版能过一版不能过,暂时先排除rule 设置,剩下就怀疑会不会少打了一个port label;或者hierarchy结构等导致错误。另外楼主也可以看下ERC等soft check,有时候会有意外发现
发表于 2021-2-15 17:10:19 | 显示全部楼层
修天线的时候加了diode,网表导出的时候没加进去,重导一下网表就是了。或者不改网表,在版图里把diode单元里的mark层去掉,lvs不认做器件也行。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 11:31 , Processed in 0.020986 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表