[求助] sentaurus在仿真SiC SBD终端结构问题

[复制链接]

晓春记忆

发表于 2021-1-14 10:46:01 | 显示全部楼层 |阅读模式

100资产

sentaurus在仿真SiC SBD时，肖特基接触势垒高度设置问题，元胞结构仿真正常，但仿真终端结构FLR和JTE时，势垒高度设置较低（1.2eV、1.7eV）时，仿真出现不收敛的情况，当势垒高度设置较高（2.4eV、2.7eV）时，仿真正常，百思不得其解为什么会出现这种情况，望各位大神不吝赐教！！

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

查看 »

GMT+8, 2024-4-25 23:11 , Processed in 0.014129 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] sentaurus在仿真SiC SBD终端结构问题

站长推荐 /2