在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2121|回复: 0

[转载] 奈米片(Nanosheet)英特爾堆疊式奈米片電晶體讓 IC 電晶體密度再倍增

[复制链接]
发表于 2020-12-31 11:05:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FROM TECHNEWS  

作者                                                        Evan |                             發布日期                                            2020 年 12 月 31



奈米片(Nanosheet)

intel-stacked-nanosheet-transistors-moores-law/
如今幾乎所有數位元件背後的邏輯電路都依賴於兩種成對的電晶體 – NMOS 和 PMOS。相同的電壓訊號會將其中一個電晶體打開,而將另一個關閉。將它們放在一起意味著只有發生些微變化時電流才會流通,進而大大降低了功耗。這些成對的電晶體已經彼此櫛次鱗比在一起好幾十年,但是如果電路要繼續縮小,它們就必須靠得更近。英特爾(Intel)在本週的 IEEE 國際電子元件大會(IEEE International Electron Devices Meeting, IEDM)上展示全然不同的排列方式:把一對電晶體堆疊在另一對上面。該方案有效地將一個簡單的 CMOS 電路所佔面積減半,這意味著未來 IC 積體電路晶片上的電晶體密度可能會增加一倍。

該方案首先使用了被廣泛認可的下一代電晶體結構,該結構有不同的稱呼,包括奈米片(Nanosheet)、奈米帶(Nanoribbon)、奈米線(Nanowire)或環繞式結構(Gate-All-Around, GAA)元件。和當前電晶體主要部分是由垂直矽鰭片組成之常見做法不同的是,英特爾奈米片的通道區是由多個相互堆疊之水平奈米級薄片組成。



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:21 , Processed in 0.017462 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表