PLL的分频器中TSPC触发器在virtuoso中如何调宽长比

模拟萌新 · 发表于 2020-12-24 18:04:54

，萌新请教各位大佬，拿到一个新电路就像图中的触发器时，都是怎么调整宽长比来实现功能的？是像调运放一样还是如何，请详细点谢谢各位大佬了

皮卡丘12 · 发表于 2020-12-24 18:04:55

用最小栅长，调快一点就增大宽长比，不过增大宽长比之后，前级驱动也得加。
你可以仿一个ss corner，看一下触发器里面哪根线比较慢。
在这种结构下，还想加快就删除一些不必要的管子，比如你只需要QN不要Q，就删除后面的反相器，删除一些用于reset&pd的管子，在顶层电路上进行控制

icboy · 发表于 2020-12-24 19:41:19

看下razavi 的RF MICROELECTRONICS 或者新出的Design of cmos phase-locked loops 里面的divider. 本质是逻辑带你路，最好抽空看下CMOS数字集成电路

IC543031546 · 发表于 2021-2-8 21:34:40

谢谢分享

我不是在笑 · 发表于 2022-1-20 17:48:01

Mark学习一下

[求助] PLL的分频器中TSPC触发器在virtuoso中如何调宽长比