在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2689|回复: 2

[原创] UMC65nm衬底PN结击穿电压、MOS最大承受电压

[复制链接]
发表于 2020-12-24 16:39:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求问UMC65nm,与衬底之间的PN结、阱之间PN结击穿电压,MOS最大VDS、VSB、VG,这些参数在哪里看。工艺文档EDR里并不是很全。
发表于 2020-12-30 16:49:54 | 显示全部楼层
发错讨论区了吧?
 楼主| 发表于 2021-1-21 14:22:18 | 显示全部楼层


wxqy_anita 发表于 2020-12-30 16:49
发错讨论区了吧?


emm是的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 21:46 , Processed in 0.016850 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表