小数分频锁相环的vA模型仿真后，频谱中出现了很高的sigma-delta噪声，合理吗？

kanon0530

各位好，现在是这样，想做个小数分频的锁相环，为了看怎么把sigma-delta接入到分频器，做了一个vA模型。sigma-delta用pllMMLib里的MASH111, 输入小数位709，输出除以2048，整数位34，那么可变分频器的分频比就是34+709/2048，约为34.34，可变分频器前面还得加两级分频起步，不然感觉VCO输出的频率没法做可变分频，两级是除以4，那么总分频比是34.34*4，输入参考频率160M，输出大概是21.98G左右。 PFD\CP\VCO都是pllLib中的模型，应该不会产生任何spur和噪声。
然后看PLL的输出端，把信号存下来做fft。出现了下面这样的频谱，锁定还是可以锁定的。看到在fc两侧±n*fref的地方出现了频谱上的沟，而在fc两侧几十MHz的范围内，噪声频谱非常的高。大概也就-40-50dBC吧。明显是sigma-delta引入的噪声。
这图里有好几条线，因为是把同一个存下来的波形做了不同长度的fft，长度依次除以2，频谱依次上移，虽然有的也不是很明显。一张图是整体频谱，一张是fc附近的。看到sigma-delta的噪声非常明显，频谱突然就胖了。



这里我的问题是：鉴于fft它还是跟采样取了多少个点相关的，点越多噪底压越低；是否可以认为，在fc两侧这种看起来很高的噪声，是否是因为在这个区域内的fft的点不够多，让sigma-delta引发的噪声频谱看起来上移了？其实如果我狠心存上足够多的点做个fft（外加内存够），其实这里面的sigma-delta噪声就低到可以忽略了？
另外的问题是，如果可以确认这么高的sigma-delta相位噪声是个假象，就算可以不管，但它也淹没了spur的表达是吧？我还琢磨着做完真的PFD和CP后代回来看看小数分频的spur多差呢，那岂不是要存很多个点才行。所以大家如何检查spur呢？

谢谢！

kanon0530

下班前自顶一下~

南城花已开

帮顶

wandola

楼上的完全没有懂pll贷款是什么。。。
你的pll贷款一般是几百kHz, 你看几十MHz外的东西做什么呢。。。

另外你要把相位噪声曲线打出来。相位噪声不是直接对pll输出做fft分析的。。而是对pll输出周期做处理。

你那个plllib是哪里搞得？

kanon0530

我今天想了一下，相位噪声的定义应该是每1Hz频段上的噪声功率比fc功率，也就是说fft这种以采样频率除以采样位数即fs/N做步长的算法搞出来的噪声肯定是偏高的。如果我拿10000G的采样频率去记录这个波形，N为2的20次方。那么fft的步长就是9.54M左右，理论上就是9.54M个1Hz的噪声功率叠加到了一起，高起来也是正常的。如果把这个噪声减去10*log10（9.54M），那就可以往下压69dB左右，马上这个sigma-delta的噪声就没了。将来肯定会被VCO、REF的噪声淹没。
好现在的问题是：可是它还是挡住了spur啊！怎么才能看到spur呢？

kanon0530

wandola 发表于 2020-12-16 16:40
楼上的完全没有懂pll贷款是什么。。。
你的pll贷款一般是几百kHz, 你看几十MHz外的东西做什么呢。。。

目前设置的带宽是1-2M左右，因为想建立的快点儿。1M左右已经可以看到这个sigma-delta噪声了。
做fft分析主要是想看输出频率是不是想要的小数倍，噪声我现在就是只能用pll传输函数，把vco、ref、CP等代入进去计算。仿真应该是仿不出来吧。
而且现在都是vA模型，谁也不会产生噪声，只能是sigma-delta的量化噪声。

pllLlib和pllMMLib是IC617自带的吧。pllLib在帮助里好像还有讲解，pllMMLib就不完整，但我只把里面的MASH1-1-1拿出来用一下所以无所谓。

kanon0530

现在的疑惑就是看不到spur了，虽然vA模型都理想，现在就没有spur，但后边总是要换真的PFD+CP吧，那时候怎么看spur呢？
仿真得到上下电流的差用公式去计算？

另外各位有啥能仿真到pll噪声的方法也请不吝赐教。

kanon0530

下班前再自顶一下

kanon0530

我又去看了点儿参考，感觉大家就是看频谱读相位噪声啊？
integrated frequency synthesizers for wireless systems这本书也推导过，相位谱的的噪声就等于电压谱的单位频率噪声功率比主频功率把？

所以直接对闭环网络中的VCO输出做个fft应该就可以读到相位噪声了？

但这又回到了我的问题，由于采样频率间隔太大，sigma-delta的噪声被拔高了，淹没了以后会出现的spur之类的表现。

所以还有什么别的方式，不涉及fft，还能直接读出输出相位的谱吗？

kanon0530

昨天下班后想说，直接按照相位噪声的定义，应该是取出信号的相位，然后绘制相位的频谱对吧。
那么今天试了一下，相位就是直接拿asin函数做的，得到的相位是个周期三角波。
绘制频谱用了virtuoso自带的psd函数，好像把窗长度取得小些能得到比dft函数更平滑的频谱曲线。
那么得到了下图：

主频附近放大如下：

左边是时域波形，右边是psd结果。绿色的都是电压域，红的是相位域。
可见电压域和相位域的psd在主频附近基本没什么区别，顶多是绝对值差一点儿。fc附近的sigma-delta形状噪声，还是照样有，跟matlab算出来的一样。（说明之前还下载到window端做matlab就是白做工）
好，这说明直接读锁相环输出的频谱和得到相位之后再做频谱是一样的，我直接读电压域的频谱问题不大。

但反过来想想，如果我要把这个sigma-delta形状的噪声压下去，就需要缩小fft的频率间隔，比如缩到1Hz吧，采样频率起码要两倍主频，主频22G左右，采样频率算45G。那就要采45G/1个点，总之就是1秒钟。让22G的锁相环跑一秒钟，估计能跑到2032年，记录的数据能装满整个写字楼吧。


所以回归问题：
1. 这种在主频附近突然胖起来的sigma-delta噪声的表现，是否就如我分析的，是个fft频率间隔不足的假象表现？是否可以直接忽略？
2.在存在这种东西的时候，怎么看spur……