在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1704|回复: 3

[原创] 数字IC前端设计/FPGA设计必备“常识”

[复制链接]
发表于 2020-11-17 21:18:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
近日加群的小伙伴很多,问的问题也很“刁钻”,群主差点吐血而亡,故大致分享数字IC前端设计/FPGA设计必备“常识”:1:电路分析,数字电路基础
2:微机原理,汇编语言
3:C/C++语言;数据结构
4:verilog语言(比如夏宇闻老师的书)
5:晶体管原理
然后,才是进入数字IC前端设计/FPGA设计的专业学习:《CMOS VLSI Design A Circuits and Systems Perspect》 ——数字IC入门的圣经

以上:C/C++语言;Verilog语言属于语言的讲述;其它课程尝试教授的是“思想”。
Verilog只是语言,表达的是“思想”(硬件俗称Architecture)。注意两者的区别

老老实实把基础打牢,否则你有解不完的问题。

—— 14年一线工程师(Sky)的告诫。



既然是装逼,就装到底:有些时候,你花几周解决某个问题,感觉自己牛逼的不行了。结果,结果这个问题可能就是:“常识”。

发表于 2020-11-18 13:51:51 | 显示全部楼层
楼主,是你先写,还是下面这位博主先写的?
https://blog.csdn.net/yangyuf012/article/details/109769307
发表于 2020-11-22 19:15:01 | 显示全部楼层


asic_service 发表于 2020-11-18 13:51
楼主,是你先写,还是下面这位博主先写的?
https://blog.csdn.net/yangyuf012/article/details/109769307 ...


感觉是同一个人
发表于 2020-11-30 14:52:35 | 显示全部楼层
高,就是高
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 20:05 , Processed in 0.035768 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表