Verilog中，如何检测 仿真值 和 期望值 ？

wupingee

verilog中，如何检测 仿真值 和 期望值 ？

主要是这个判断语句怎么写？

谢谢大家了

dullman

assert（expected_value==my_value）;

Captain_Rail

题主是刚接触数字IC就干验证了？建议从设计做起吧

wupingee

dullman 发表于 2020-11-17 22:29
assert（expected_value==my_value）;

谢谢了

还有一个疑问，如何实现在某个时间点去判断呢？

比如说100ns，或者200ns的时候去判断？

assert貌似是system verilog的语法，我对这个不熟悉

再次感谢了！

dullman

wupingee 发表于 2020-11-20 15:58
谢谢了

还有一个疑问，如何实现在某个时间点去判断呢？

initial begin
    #100ns；
    assert（my_value==expected_value）;
end

dullman

搞仿真验证，还是学学sv吧。

lodestar6666

Captain_Rail 发表于 2020-11-19 19:24
题主是刚接触数字IC就干验证了？建议从设计做起吧

您这个说反了吧，验证的要求肯定没有设计高

zzj0329

wupingee 发表于 2020-11-20 15:58
谢谢了

还有一个疑问，如何实现在某个时间点去判断呢？

assert (trigger |-> express)

Lown1979

dullman 发表于 2020-11-21 01:31
initial begin
    #100ns；
    assert（my_value==expected_value）;

verilog里用wait语句就行了。
initial
begin
#100ns
wait(my_value==expected_value)
$display() or $stop
end

wupingee

dullman 发表于 2020-11-21 01:31
initial begin
    #100ns；
    assert（my_value==expected_value）;

谢谢了，我按照这个思路去debug