在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5484|回复: 11

[求助] 【悬赏】模拟集成电路,在IC61中仿真电流源负载差放的共模输入范围ICMR

[复制链接]
发表于 2020-10-10 16:36:44 | 显示全部楼层 |阅读模式
100资产
本帖最后由 yjsco 于 2020-10-10 16:36 编辑

【悬赏求解】电流源负载差放电路见图一,使用的是IC61的spectre,想仿真差放的共模输入范围ICMR。仿真设置见图二,仿真波形见图三。在图三中,上方是M7漏源电流I7的波形,下方是VO的波形。认为I7进入饱和区是起点,VO不再随a(即输入)变化是终点,得到ICMR为1.1V-1.8V。请问上面仿真ICMR的方法正确吗?如果不正确,那应该如何仿真呢?
本人菜鸟,希望解答得详细一些,谢谢!

图一 电路

图一 电路

图二 仿真设置

图二 仿真设置

图三 仿真波形

图三 仿真波形





 楼主| 发表于 2020-10-10 16:36:45 | 显示全部楼层
本帖最后由 yjsco 于 2020-10-10 16:38 编辑

抱歉,不熟悉论坛的操作方法,一开始好像没叙述完问题就发表了。现在编辑好问题的具体内容了,希望能得到解答,谢谢!
发表于 2020-10-10 17:15:47 | 显示全部楼层
可以这么看,另外推荐个运放设计比较好的文章。

CMOS 运算放大器的设计和优化.pdf

724.82 KB, 下载次数: 316 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2020-10-10 17:18:33 | 显示全部楼层
共模输入范围的仿真
将VIP和VIN短接到一起,共模源接入。然后扫描共模源,有效的共模范围是输出从0过渡到VDD的一段共模电压【此时你的M7的电流近似不变】。
 楼主| 发表于 2020-10-11 15:21:25 来自手机 | 显示全部楼层


行三米 发表于 2020-10-10 17:18
共模输入范围的仿真
将VIP和VIN短接到一起,共模源接入。然后扫描共模源,有效的共模范围是输出从0过渡到VD ...


不太明白“有效的共模范围”之后的话,您可以再详细说明一下吗?比如画个波形示意图并简单标注。
 楼主| 发表于 2020-10-11 15:23:12 来自手机 | 显示全部楼层


kechaoli 发表于 2020-10-10 17:15
可以这么看,另外推荐个运放设计比较好的文章。


好的,谢谢!会看下这篇文章的。
 楼主| 发表于 2020-10-11 15:24:09 来自手机 | 显示全部楼层


kechaoli 发表于 2020-10-10 17:15
可以这么看,另外推荐个运放设计比较好的文章。


好的,谢谢!会看下这篇文章的。
发表于 2020-10-15 09:06:17 | 显示全部楼层


yjsco 发表于 2020-10-11 15:21
不太明白“有效的共模范围”之后的话,您可以再详细说明一下吗?比如画个波形示意图并简单标注。 ...


应该是指输入从0到AVDD线性变化的时候,输出电压只有从Vcom_min到Vcom_max段是近似线性的-有效共模范围[Vcom_min,Vcom_max]。动手扫扫看仿真结果更直观。



发表于 2020-10-15 10:33:41 | 显示全部楼层
格雷的书你没有看过吧?你testbench都是有问题的。
把OP接成单位增益负反馈,让VIP从0变化到VDD,查看VIP和VO的波形,同时看尾电流的波形。
VIP和VO基本相等也就是follower正常工作的阶段 和 尾电流大小正常的阶段 就是ICMR了。
发表于 2021-6-10 16:57:20 | 显示全部楼层
谢谢分享~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:36 , Processed in 0.030163 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表