SDC中clock uncertainty的值怎么取

Galileo_Galilei · 发表于 2020-10-10 11:05:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小白自学后端，看到userguide中讲，post_CTS阶段后需要去掉sdc中clock uncertainty中skew部分的值因为我是从pr阶段开始做的，对sta也只有基本概念的理解，这个值怎么取，比之前小多少完全没有头绪

有没有大佬讲讲或者推荐一些资料看看

A1985 · 发表于 2020-10-10 12:08:24

工艺厂家推荐，还有历史经验。统计学。

Double_Mocha · 发表于 2020-10-21 12:47:56

这个值不是随便取的，首先项目进来的时候是有对应的signoff文档的
其中会很清楚的说明项目用到的PLL模块的jitter值，这个值随PLL模块的不同是不一样的
之后会有一个signoff要求的margin给到你
然后再依据这两部分值适当的在不同stage再加上点margin
所以本质上，我们是首先要知道最终tape-out的margin，才可以去设置的

关森陌 · 发表于 2020-10-23 14:21:05

楼上的回答真的不适合初学者…我当初也是看着这种回答抓瞎…

可以考虑从以下几个点考虑：
1、问Foundry要Timing_SignOff_Guide，里面有详细的说明，基本照着写约束就可以了；
2、和模拟团队沟通，确定Clock具体的参数（比如jitter），在此基础上增加裕量；
3、问有对应节点的工程师交流，获得一个普遍性的数值，比以此作为基础去迭代；

frustrate · 发表于 2020-10-29 20:15:27

clock uncertainty 里面东西多着呢

[求助] SDC中clock uncertainty的值怎么取

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /3