在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 951|回复: 1

[招聘] 2020年第39周招聘职位

[复制链接]
发表于 2020-9-21 08:35:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
2020年第39周招聘职位
联系人:Franky
微信:e21139072
职位一:封装设计工程师,上海
工作职责:
1. 负责封装方案选型评估;
2. 独立完成封装基板设计;
3.与后端及系统团队协作完成Bump Map/Ball Map优化及制定;
4.与供应商完成可制造性review,提升产品可靠性;
5. 参与封装设计flow制定及完善。
职能需求:
1.本科及以上学历,电子,自动化相关专业,3年以上工作经验;
2.熟练使用allegro等封装设计软件,有FCBGA/FCCSP封装设计经验;
3. 有DDR/Serdes等高速信号设计经验;
4.了解封装工艺及基板生产流程;
5.了解SI/PI仿真相关内容(plus);
6.有封装可靠性经验(plus)。

职位二:模拟adc/dac设计工程师,上海、北京
1.Master degree in electrical engineering with 2 years of experience or more
2.Strong experience in high Speed ADC/DAC design, must have hands-on tape out experiences of Pipeline, SAR, Sigma-delta ADC.
3.Strong analytical skill and familiar with underline theory for both time domain analysis and frequency domain analysis.
4.Solid understanding and experience in key Analog layout considerations such as device matching, parasitic, noise coupling, floor planning, sensitive signal routing, current density and reliability considerations.
5.Familiar with both schematic and layout tool, methodologies, flow and CAD tools such as SPICE, Cadence virtuoso, Spectre, PCELL layout, Calibre physical verification.

职位三:模拟serdes设计工程师,上海
工作职责:负责先进工艺高速SerDes接口电路的设计开发,验证,测试等工作。
1.参与SerDes顶层架构的设计建模,各模块spec设定等;
2.负责设计SerDes模块,包括并不限于CTLE/TIA/CDR/DFE/SST driver/Low jitter PLL等;
3.对需要校准的模块给出校准方案,并和数字电路联合仿真验证;
4.指导Layout工程师进行版图设计优化;
5.负责芯片测试,以及文档整理撰写等。
职位要求:
1.对SerDes架构有一定的理解,有过3年以上相关设计经验,参与过常用模块的设计;
2.开发过常用SerDes协议,比如Ethernet/PCIE/JESD 204B/204C等;
3.熟悉先进工艺,有过多次流片经验,在Finfet工艺上流片者优先;
4.可以操作常用的测试仪器,高速示波器,频谱分析仪等。

职位四:数字设计工程师,上海、北京
任职要求:
1. 具备三年及以上数字电路设计经验;
2. 熟练掌握System verilog/Verilog/Vhdl,熟悉Matlab/C/C++,以及熟练使用各种EDA工具,脚本工具;
3. 负责系统设计文档的攥写,RTL coding,仿真以及预综合,具备良好的coding style以及Low power design经验,参与芯片测试以及调试工作;
4. 了解数字信号处理过程以及算法,了解SOC通用接口协议熟悉SOC集成验证过程;
5. 有大型SOC芯片集成或者IP开发经验者优先;
6. 通信、电子工程、微电子等相关专业硕士以上学历。

职位五:模拟版图工程师,上海、北京
职责描述:
1.熟练掌握模拟集成电路版图设计方法;
2.负责高性能ADC/DAC/PLL/Serdes模拟版图设计;
3.与电路设计工程师合作,优化版图确保电路性能最优化;
4.流片版图数据检查,设计文档撰写。
任职要求:
1.本科或本科以上学历,2年以上模拟版图设计工作经验;
2.了解电路设计流程,有相关流片经验;
3.扎实的数字电路与模拟电路基础;
4.有先进工艺(28nm及以上)版图设计经验为佳。

发表于 2020-9-21 14:44:32 | 显示全部楼层
Hi,
      I would like to apply for the Analog layout engineer, Shanghai, Beijing position. In india wechat is banned. Could you please give me your email Address.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 07:33 , Processed in 0.016432 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表