在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 752|回复: 9

[招聘] 【合肥】知名存储器设计公司诚聘数字设计/验证、模拟设计相关职位+微信plaza007

[复制链接]
发表于 2020-9-18 08:44:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,合肥知名存储器设计公司诚聘数字设计/验证、模拟设计相关职位,有兴趣的朋友可以添加微信plaza007,欢迎自荐或者推荐!
 楼主| 发表于 2020-9-18 10:30:01 | 显示全部楼层
工作职责:
1. 常见内存块的电路设计,如Xdec、Ydec、HV电路、电荷泵、电平移位器、灵敏放大

2. 全芯片级电路图集成
3. 使用数字(基于Verilog)和/或类spice模拟器(Finesim, XA)为模块级和全芯片级定
义和实现验证环境
4. 在Verilog或类似spice的环境中执行版图参数提取后的netlist级模拟
5. 支持为模块级和全芯片级仿真生成各种测试向量
6. 理解I/O时序定义,并对时序参数进行鲁棒性验证
7. 对工艺角进行模拟,提出解决方案,降低灵敏度,提高性能
8. 在原型设计阶段支持芯片调试
9. 参与修订更改版本控制和流片
任职资格
1. 必须有内存产品的经验,非易失性的更好
2. 熟悉或了解常见的模拟块,如带隙、比较器、基准电流、稳压器等
3. eda工具,包括Cadence和/或Mentor graphics design框架、Linux/Unix平台
4. 了解Verilog/System Verilog语言
5. 熟练使用芯片级Spice类仿真器,如Finesim、Hsim、XA等
6. 熟悉脚本语言优先(Tcl, Perl, Phyton)
7. 主动性、创新性、良好的沟通能力和团队合作精神;有良好的解决问题的能力
 楼主| 发表于 2020-9-20 10:10:55 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-9-21 20:37:48 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-9-22 21:13:44 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-9-24 22:30:53 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-9-25 19:13:25 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-9-27 20:16:40 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-9-28 20:56:03 | 显示全部楼层
啪啪啪
 楼主| 发表于 2020-10-13 22:17:08 | 显示全部楼层
啪啪啪
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 14:29 , Processed in 0.027101 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表