关于比较器回踢噪声的仿真-tran noise

鸽楼寝翁 · 发表于 2020-9-17 16:17:25

本帖最后由鸽楼寝翁于 2020-9-17 16:49 编辑

想请问下怎么仿真比较器的回踢噪声
关于tran noise 的设置，我把cadence的Application Notes on Direct Time-Domain Noise Analysis using virtuoso 文章看了
暂时初步设的1G 的fmax,4M的情况下工作

入力一端给的vref ,另外一端给的台阶波，每个台阶相差1LSB

但结果不知道怎么看？
或者我的testbench搭建的有错误，希望大佬指导一下

http://bbs.eetop.cn/thread-304151-2-1.html
这个帖子12楼的方法
预防大+latch整理仿真的时候，tran noise 仿真后，latch输出翻转的时候，第一级输入对管NMOS的漏极没有变化

12楼输出阻抗的方法正在尝试

VAEEE · 发表于 2020-9-17 16:17:26

讨论一下，我觉得回踢噪声包括两部分吧，一个是输出跳变引起到输入的波动，一个就是时钟馈通引起的输入波动，这两个的话都不用tran noise仿真就能看出来；所以我就是用了输入串了等效的前级输出阻抗的方式，这样仿真下来，确实是能看到在翻转时的毛刺了，这个应该就是回踢噪声吧。

鸽楼寝翁 · 发表于 2020-9-18 17:47:53

顶一下

鸽楼寝翁 · 发表于 2020-9-23 16:47:49

VAEEE 发表于 2020-9-22 09:20
讨论一下，我觉得回踢噪声包括两部分吧，一个是输出跳变引起到输入的波动，一个就是时钟馈通引起的输入波动 ...

谢谢，最后是按这样仿的

amigo.change · 发表于 2020-10-8 22:05:56

Bayamx · 发表于 2020-10-19 21:33:19

2楼说的对，我也是这样认为的

Bayamx · 发表于 2020-10-19 21:35:51

输入不要加理想信号就可以看到了

hakeem123 · 发表于 2020-12-16 09:04:26

学习中

cdting · 发表于 2021-1-5 03:14:20

Thanks!!!!

hjstrive · 发表于 2021-12-4 11:12:31

点赞点赞

[求助] 关于比较器回踢噪声的仿真-tran noise

最佳答案

站长推荐 /3