Veriloga模型和实际电路联合仿真得到的结果不正常

Koneko_D

本人目前在做PLL的veriloga模型，但是把Veriloga模型和实际电路（mos管搭建）的VCO模块接到一起联合仿真后，得到的VCO输出端波形眼图过于理想，没有任何抖动，结果就是上下两条线。
但是最奇怪的是，把VCO实际电路（mos管搭建）拿出来单独仿真的话，VCO输出端波形又是有抖动的。做Veriloga的模型仿真经常遇到各种疑难杂症，我只是个模拟IC新人小菜鸡，求各位模拟大佬帮助，感谢。

如上图所示，前两张图片为仅使用实际电路的VCO输出端眼图，后两张图片为Veriloga与VCO实际电路联合仿真的图片。

--------------------------------------------------------------------------------------------------------------------------------------------------

对此问题，不知道是不是bsim3v3模型的mos管，闪烁噪声参数调的不对呢，如果是应该怎么调，工艺库文件打开看了，都是默认值，noimod=2，kf和af的参数都是没有的，自己添加了两个值但是眼图依然理想。。。