在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1598|回复: 3

[求助] altera FPGA中硬DSP使用

[复制链接]
发表于 2020-9-9 16:32:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
诸位,请问altera FPGA中硬dsp如何使用?用什么软件工具
发表于 2020-9-15 19:45:12 | 显示全部楼层
应该没有单独的软件,作为底层计算单元DSP一般会被其他高层的IP直接调用,比如FIR,NCO,mult等,试试直接使用乘法符号看看综合结果是否自动调用,没这么用过。mult就是乘法IP。可以间接调用DSP。
发表于 2020-9-16 10:07:43 | 显示全部楼层
DSP的输入输出和内部结构你要清楚,有很多种用法的
发表于 2020-9-16 22:22:16 | 显示全部楼层
Use HDL, directly inferring a hard multiplier is not a good design practice and in most cases using HDL to describe your mathematical operation is enough. Tool recognize and place lut based or hard multiplier according to the synthesis settings and performance requirements.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 14:34 , Processed in 0.018699 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表