在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2021|回复: 0

[原创] 【VCS】DVE detected a severe runtime error

[复制链接]
发表于 2020-9-3 09:04:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi all:
       基于vcs-mx-2018.09-SP2下的DVE查看覆盖率结果时,弹出错误提示框:

       根据报错信息,是在读取验证用例的覆盖率文件中的assert.verilog.data.xml时出现的错误。

       将编译和运行中的选项(-cm line+cond+fsm+tgl+assert)修改为(-cm line+cond+fsm+tgl),重新仿真生成覆盖率数据,DVE能正常打开图形化面(-full64开关打开)

       但是这样将失去断言覆盖率的收集。各位大神有什么意见?

       多谢!
微信图片_20200903085553.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 14:33 , Processed in 0.021412 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表