在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3105|回复: 7

[求助] memory compiler生成的双口sram的vcs后仿真违例

[复制链接]
发表于 2020-8-31 15:44:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计中采用的双口sram的CLKA,CLKB均为同一个时钟,由于CLKA和CLKB均接在同一个时钟上。所以在ICC中并没有做特殊处理。我看了一下ICC生成的网表文件,CLKA和CLKB的时钟沿gap几乎为0。但是在sdf的时序检查中,为了防止同时对同一地址进行读或写,里面定义了CLKA和CLKB的时钟沿gap值为0.613。结果vcs仿真时就报错了。图一是报错的log。图二是sdf的时序检查。请问大家这种违例怎么处理?
微信图片_20200831154303.png
微信图片_20200831154314.png
发表于 2020-9-5 22:53:15 | 显示全部楼层
请问楼主,问题解决了吗,用了什么方法
 楼主| 发表于 2020-9-6 09:51:09 | 显示全部楼层


seulzren 发表于 2020-9-5 22:53
请问楼主,问题解决了吗,用了什么方法


你看哈这个贴子吧。http://bbs.eetop.cn/thread-882546-1-1.html
发表于 2020-9-6 21:10:57 | 显示全部楼层
学习了,谢谢!!
发表于 2020-9-8 10:48:17 | 显示全部楼层


dy19870425 发表于 2020-9-6 09:51
你看哈这个贴子吧。http://bbs.eetop.cn/thread-882546-1-1.html


谢谢回复~
发表于 2020-9-8 10:49:57 | 显示全部楼层


dy19870425 发表于 2020-9-6 09:51
你看哈这个贴子吧。http://bbs.eetop.cn/thread-882546-1-1.html


所以最后的解决办法是不反标sdf(sdf注释掉相关行)?
 楼主| 发表于 2020-9-8 16:20:04 | 显示全部楼层
本帖最后由 dy19870425 于 2020-9-8 16:23 编辑


seulzren 发表于 2020-9-8 10:49
所以最后的解决办法是不反标sdf(sdf注释掉相关行)?


见下面。vcs编译的时候,添加一个.cfg文件。   cfg文件里的内容是   instance {u_top.u_a}  {noTiming};
A捕获小安安.PNG
发表于 2020-9-9 08:49:14 | 显示全部楼层


dy19870425 发表于 2020-9-8 16:20
见下面。vcs编译的时候,添加一个.cfg文件。   cfg文件里的内容是   instance {u_top.u_a}  {noTiming}; ...


明白了,感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:49 , Processed in 0.026060 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表