在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4180|回复: 10

[求助] 请教背靠背二极管是否必须有?

[复制链接]
发表于 2020-8-16 21:18:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
芯片有VDDA/VDDD 2个电源
VSSA/VSSD 2个地。

分别为模拟域的电源地及数字域的电源地。

请问VSSA/VSSD之间是否必须加背靠背二极管
能否不加。

封装之后,VSSA/VSSD是bonding到同一个PIN 的。

不知道在运输直到封装过程中会不会ESD损坏?

谢谢

发表于 2020-8-19 21:46:40 | 显示全部楼层
如果是bonding到同一个pin上,可以不加的
 楼主| 发表于 2020-8-20 22:10:42 | 显示全部楼层


fengluan83 发表于 2020-8-19 21:46
如果是bonding到同一个pin上,可以不加的


在wafer运输,切割以及封装过程中会不会损坏
现在芯片测试,感觉像是数模接口等内部损坏了
发表于 2020-8-21 09:15:56 | 显示全部楼层
如果是I/O接口处坏了,ESD打坏的可能性很大
 楼主| 发表于 2020-8-21 19:51:56 | 显示全部楼层


qwertyu6140 发表于 2020-8-21 09:15
如果是I/O接口处坏了,ESD打坏的可能性很大


芯片IO 没有坏,怀疑是芯片内部数模接口坏了。

但是如果坏了,不清楚是哪个环节的问题。
运输过程中?
切挑?
没有做cpft
然后直接bonding

然后焊接测试


另外是ESD的话也不可能每颗芯片都坏了吧,现在基本么有好的,都坏掉了
发表于 2020-8-25 14:48:43 | 显示全部楼层
有打过ESD吗?如果是ESD损坏,一般表现为芯片引脚漏电变大;
而且ESD损坏一般不会全部损坏。

你可以试试不焊接,直接用socket测试,排查焊接时损坏;
如果在socekt中也是坏的,是否芯片本身设计有问题;

另外,你芯片损坏是什么现象?
发表于 2020-9-15 08:59:01 | 显示全部楼层
听起来有点像CDM fail, 这种fail通常发生在不同power domain直接的interface。
另外,即使在bonding时,不同domain vss bond在一起,在chip里面最好也要加back-to-back ESD diode。在wafer,assembly生产过程中,也会产生类似CDM的damage。
针对你的case, 建议先测一下CP, 或者直接probing wafer, 确定Wafer出来是好的。
发表于 2020-9-15 16:32:16 | 显示全部楼层
台基电CDM测试已经开始进行 WAFER级别的CDM测试了,后面应该会有很多公司跟进,国内现在对这方面测试越来越重视了,
 楼主| 发表于 2020-10-6 23:59:44 | 显示全部楼层
后面发现是电路设计问题引起。但是对于ESD来说,还是要加上背靠背二极管。不过,以前有两款芯片未加,出货几千万颗,使用中也没发现什么问题。
发表于 2020-10-14 13:32:24 | 显示全部楼层
不加B2B实际上是可行的。有完整的泄放通路。
只是没有封装之前存在理论上的CDM failed可能
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:09 , Processed in 0.027913 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表