在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 3456721

[求助] in2reg, reg2out 路径的分析

[复制链接]
发表于 2020-8-12 15:16:14 | 显示全部楼层
首先,需要明确你的OUTPUT PIN 所对应的OUTPUT CLOCK是哪里来的,如果是本BLOCK输出的随路clock, 是需要create_generated_clock在output clk port上, 然后outputs data 要WRT 这个gen clock, 就会有propagated delay。如果capture clock来自别的block,就需要top给出一个budgeting的clk delay,因为block内部看不到。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:56 , Processed in 0.013428 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表