在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3634|回复: 16

[求助] verilog的force强制赋值内存出错

[复制链接]
发表于 2020-7-13 09:51:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

各位大佬,请问这个force是那里有问题阿

各位大佬,请问这个force是那里有问题阿
请问各位大佬,这里的force是有什么问题阿



发表于 2020-7-13 12:34:56 来自手机 | 显示全部楼层
这不是写了么,mem不能force
发表于 2020-7-13 19:41:38 | 显示全部楼层
Array cell不能force吧。
发表于 2020-7-14 00:37:44 | 显示全部楼层
你可以force ram的输出为一个固定值。更进一步可以force当address为某个值时,ram的输出为一个固定值。
发表于 2020-7-14 12:46:34 | 显示全部楼层
在接口上force吧,或者initial ram的时候用readmem函数给值啊,你这个用法不知啥用意
 楼主| 发表于 2020-7-14 14:15:59 | 显示全部楼层


zzj0329 发表于 2020-7-14 12:46
在接口上force吧,或者initial ram的时候用readmem函数给值啊,你这个用法不知啥用意 ...


制造一个sram的缺陷,然后在bist的时候用

 楼主| 发表于 2020-7-14 14:17:34 | 显示全部楼层


himingway 发表于 2020-7-13 12:34
这不是写了么,mem不能force


那在测试bist的时候怎么制作一个缺陷呢

 楼主| 发表于 2020-7-14 14:19:48 | 显示全部楼层


kk2009 发表于 2020-7-14 00:37
你可以force ram的输出为一个固定值。更进一步可以force当address为某个值时,ram的输出为一个固定值。 ...


是只能force memory的输出吗?

发表于 2020-7-14 21:02:44 | 显示全部楼层


erli 发表于 2020-7-14 14:17
那在测试bist的时候怎么制作一个缺陷呢


外面再包一层吧,正常输出等于sram的输出。
当读有效且地址==你想设置缺陷的地址时,模块的输出=sram的输出的变形。

不想这么麻烦的话就tb里有条件的force,在一个always块里,if(...) force rdata = 你想设定的值
 楼主| 发表于 2020-7-14 21:25:40 | 显示全部楼层


zzj0329 发表于 2020-7-14 21:02
外面再包一层吧,正常输出等于sram的输出。
当读有效且地址==你想设置缺陷的地址时,模块的输出=sram的输 ...


明白了,谢谢大佬
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:55 , Processed in 0.029683 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表