在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1491|回复: 1

[求助] 后防真

[复制链接]
发表于 2020-7-10 21:29:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个问题, pnr后 ,pt的timing是clean的,而且余量比较大,但是后防的时候,这条path会报violation,  sdf反标也没有什么问题。请问这个大概是什么原因引起的?
一般怎么解决
发表于 2020-7-11 11:26:09 | 显示全部楼层
对照waveform,再看看PT timing report,找到datapath, clock path上哪些延时/skew跟PT分析不一致。
注意:有些cross clock domain的地方,PT设置的是false path,后仿需要把这些DFF都找到,标注成不check timing.

推荐一个不错的数字IC设计深度入门课:
https://ke.qq.com/course/package/24207
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:25 , Processed in 0.017271 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表