转置RAM 按列写按行读

burning233 · 发表于 2020-7-9 16:56:37

如题，我想用verilog实现一个ram ,需要按列写入，按行读出，比如位宽8 深度32 ，写入的时候按列每次写入32bit，而读的时候仍然是按行每次读8bit,

请问该怎么实现呢?(一般有这样用的吗?)可以提供示例代码或者相关资料吗?

谢谢！

henry.wang · 发表于 2020-7-10 18:49:01

1. 如果用dff搭那就很简单了，想怎么做都可以
2. 如果是用真正的ram做的话，可以把memory分成8块，再对外封装成一个列写行读的ram的样子

[求助] 转置RAM 按列写按行读