PLL稳定一段时间后噪声又增加了，是什么原因？

摩卡咖啡 · 发表于 2020-7-6 14:21:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

同上

waynefeng · 发表于 2020-7-6 15:27:08

学习了

a104842708 · 发表于 2020-7-6 15:57:44

学习了

jamesccp · 发表于 2020-7-6 19:03:36

有模块开始工作消耗电流了

kanchiam · 发表于 2020-7-6 23:35:20

jamesccp 发表于 2020-7-6 19:03
有模块开始工作消耗电流了

這一個是正解，通常是數位電路啓動

摩卡咖啡 · 发表于 2020-7-7 16:48:24

kanchiam 发表于 2020-7-6 23:35
這一個是正解，通常是數位電路啓動

我这个PLL只有PFD、CP、LPF、VCO和环路分频。以及输入输出的前后分频模块。您指的数字电路启动是和这些相关的吗？把仿真时间增加到1ms，从稳定后这个噪声就在不断增加，从图上量着大约每隔30u*2^n就增加一次，比如30.14us、62.57us、122.17us、244.41us、488.28us、976.57us...可能后面会继续增大。我再仿个更长的

这个是什么原因呢