在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5209|回复: 1

[求助] vivado [Labtools 27-3412]错误怎么解决?

[复制链接]
发表于 2020-6-5 22:20:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
[Labtools 27-3412] Mismatch between the design programmed into the device 'xc7a100t' (JTAG device index = '0'
and the probes file(s) 'E:/verilog/FRE_DEC/FRE_DEC.runs/impl_1/debug_nets.ltx'.
The hw_probe '<const0>' in the probes file has port index '15'. This port location for the ILA core at location (uuid_23E7D65A79BC59F7BC47406C1714DFAE), does not support a data probe.
.
Resolution:
1) Ensure that the clock signal connected to the debug core and/or debug hub is clean and free-running.
2) Ensure that the clock connected to the debug core and/or debug hub meets all timing constraints.
3) Ensure that the JTAG clock frequency is 2.5x times slower than the frequency of the clock connected to your debug hub.

这种问题怎么解决,我已经检查过了,时钟没有问题啊JTAG也是之前用的,之前的代码是对的,新项目就不对

发表于 2021-4-1 10:18:38 | 显示全部楼层
我也遇到同样的问题,我把JTAG的时钟降下来就可以烧bit了,但是感觉烧进去过后,板子状态不对。程序在其他板子上验证过的,请问老师,最后你是怎么解决的呢?为什么会报这个错误弄清楚了吗?这两天我也在排查原因
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:47 , Processed in 0.017236 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表