在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3200|回复: 3

[求助] 关于virtex GTH参考时钟的问题

[复制链接]
发表于 2020-5-20 21:33:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


1. Virtex7  MGT有两个外部参考时钟输入口GTREFCLK0/1,另外有GTNORTHREFCLK0/1、GTSOUTHREFCLK0/1  分别代表可以从上方的Quar和下方的Quar取时钟,除此以外,还能从其他时钟输入吗?比如BufG、BufH等?


2.  MGT用外部时钟,而FPGA内部处理用其他的时钟,如果两个时钟不相参(不同源),两个处理结果会不会存在速度处理不一致?比如需要fifo等缓存?



发表于 2020-10-13 11:13:33 | 显示全部楼层
1.还可以使用内部时钟引入到GTH中(其他器件可以,具体器件还需要看手册)但是接口速率就不能太高,一般1Gbps以下。
发表于 2020-10-13 11:14:33 | 显示全部楼层
2.内部使用不同源,不同频率的接收数据,需要使用FIFO缓存
发表于 2020-12-30 10:09:34 | 显示全部楼层
内部不同源的时钟一定是需要fifo的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:51 , Processed in 0.019432 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表