在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1564|回复: 0

[原创] 对Opensparc T1 处理器的大致理解

[复制链接]
发表于 2020-3-28 12:27:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
2019年7月在虚拟机上把Opensparc T1跑起来( 帖子http://bbs.eetop.cn/thread-863828-1-1.html)后一直没时间继续分析cpu ,最近有点时间才开始分析,现在大致理解是 ,数据和指令从二级存储器通过ccx 仲裁器, 到达LSU,然后再到IFU, 一级I cache等其他模块,仲裁器中I-cache 的访问优先级最高,保证CPU 运行, 这个和我以前设计的8通道DMA 的优先级类似。 IFU 模块中还有一个线程状态机,一个线程选择器, 一个sparc core 有4 threads,参考文档看RTL代码, 理解起来还是很快的, 目前之分析了这些模块和数据流, 最主要的是IFU ,LSU,EXU模块 ,其他的模块可以相对独立出来分析,ccx 总线, FFU ,SPU,乘法器 等。从事数字IC前端设计,都应该分析和理解一下大型CPU的源代码,开源的OpenSPARC T1 就很适合, 多核多线程,能深刻理解CPU代码对自己的提升也是很大的。
代码文档就不发了,论坛里面很多 ,有兴趣的可以回帖多交流。


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:51 , Processed in 0.016514 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表