综合DRC之max transition违例的疑问

西门电工

各位大牛：
       本小白最近在搞一个项目的综合问题，目标频率是1Ghz；但是在综合约束脚本中设置的max transition是0.08，但是综合后的报告发现max transition违例；
required transition 0.08    actual transition 11.42，我的时钟建模是1Ghz，actual transition居然都达到了11.42。
       我目前的疑问是：1. transition 的违例怎么处理？是否是在PR阶段通过插入buffer提高其启动能力解决?
                                2. 如上所示的违例，actual transition11.42，频率是1Ghz，这种情况能不能完全丢给后端解决？
                                 3. 通常的transition 违例是交给后端解决的原因是什么？  后端过程解决该违例的原理是什么？
                                4.综合阶段transition 的违例的原因是不是因为上游电路的transition比较大，并且下游的fanout或者load太大导致的？


非常感谢大佬的回答，万分感激。

jake

Depends on where max transition violation is reported.  
If on the first cell of input path, external driver model is not set up correctly.  Check set_driving_cell.  
If on internal path, fanout is too big.  It may or may not be fixable in backend flow.  

quanqiutong

pr 去处理了

西门电工

quanqiutong 发表于 2020-1-2 15:52
pr 去处理了

我想知道的是为什么

axxqql

其实2楼都给你解释了。

1. transition 的违例怎么处理？是否是在PR阶段通过插入buffer提高其启动能力解决?
2. 如上所示的违例，actual transition11.42，频率是1Ghz，这种情况能不能完全丢给后端解决？
其实是一个问题。PR处理，可以。超大trans vio，要看，如果是高扇出线，PR可以处理。有些, PR不能处理，具体情况具体分析。

3. 通常的transition 违例是交给后端解决的原因是什么？  后端过程解决该违例的原理是什么？？
到PR你的instance才有摆放才有绕线，修trans才准。你综合时候按wire load假的来猛修trans, 会加太多buffer，到PR会被实际摆放和走线情况显得多余甚至不合理。一条线修trans，看前面driver，看后面load。

4.综合阶段transition 的违例的原因是不是因为上游电路的transition比较大，并且下游的fanout或者load太大导致的？
差不多。。有的信号比如reset，一定是高扇出。注意2楼的话，你要留意你的input的set_driving_cell设置，output要设置合理的load。

西门电工

jake 发表于 2020-1-2 13:55
Depends on where max transition violation is reported.  
If on the first cell of input path, externa ...

谢谢

西门电工

axxqql 发表于 2020-1-3 09:56
其实2楼都给你解释了。

1. transition 的违例怎么处理？是否是在PR阶段通过插入buffer提高其启动能力解决? ...

多谢多谢

ClancyLee

好贴子！