在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2299|回复: 7

[资料] 在DDR5 SDRAM中调整指令延迟到锁存器路径的方法

[复制链接]
发表于 2019-12-26 20:57:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
存储设备可以提供一个通信接口,该接口被配置为接收来自用户电路(如处理器)的控制信号和地址信号。存储设备可以使用不同的信号路径接收和处理信号,这些信号路径可能具有不同的延迟,从而导致时钟倾斜。这里讨论的实例应用程序与接口电路有关,该电路可以通过增加延迟来最小化时钟偏差,从而减少存储器设备的某些响应时间。例如控制路径中的延迟,例如芯片选择路径,可以减少地址路径的延迟,从而导致减少内存设备的访问时间。实例中还讨论了如何使用训练模式进一步调整控制和寻址路径中的延迟,以减少常规操作期间的访问时间。

Adjusting instruction delays to the latch path in DDR5 DRAM.pdf

125.26 KB, 下载次数: 66 , 下载积分: 资产 -2 信元, 下载支出 2 信元

ddr5

发表于 2020-3-9 19:52:30 | 显示全部楼层
thanks
发表于 2020-9-25 10:53:15 | 显示全部楼层
发表于 2021-8-13 01:35:48 | 显示全部楼层
fine, goodone

发表于 2021-10-19 13:19:45 | 显示全部楼层
good tnx..
发表于 2023-2-1 14:50:46 | 显示全部楼层
学习一下,感谢分享!
发表于 2023-3-27 13:31:26 | 显示全部楼层
谢谢分享
发表于 2023-9-14 09:48:19 | 显示全部楼层
谢谢!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 10:20 , Processed in 0.032799 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表