在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8339|回复: 9

[求助] LVS问题:Nothing in layout

[复制链接]
发表于 2019-12-26 10:23:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在跑4位计数器的lvs时,出现了Nothing in layout这个错误,请问这个是为什么呢?该如何解决?
lvs_error.jpg
发表于 2019-12-26 10:43:51 | 显示全部楼层
CIW窗口没有啥特别情况,比较常见的基本上就是掉库了。重新attach一下工艺库试试,还不行就attach后重新启动一下virtuoso试试。
如果这个不行,有一种不太常见的可能就是layout上不小心用了某个层次,恰好导致所有的器件都不认,也会出现nothing in layout这个错误,把用到的层次检查一下看看。
发表于 2019-12-26 13:03:39 | 显示全部楼层
2楼正解
发表于 2019-12-26 14:29:45 | 显示全部楼层
赞一个
 楼主| 发表于 2019-12-26 14:32:05 | 显示全部楼层


tuohong 发表于 2019-12-26 10:43
CIW窗口没有啥特别情况,比较常见的基本上就是掉库了。重新attach一下工艺库试试,还不行就attach后重新启 ...


刚开始导进去的版图是可以做lvs的,为了过drc我删去了一个叫做“COMP”的层,然后就无法做LVS了。
发表于 2019-12-26 14:37:52 | 显示全部楼层
我觉得那就是我说的第二种情况,某些工艺里comp这个名字代表的就是形成源漏的有源区层次,如果没有这个层次基本上所有的管子都识别认不出来,所以就nothing in layout了。
 楼主| 发表于 2019-12-26 14:52:01 | 显示全部楼层


tuohong 发表于 2019-12-26 14:37
我觉得那就是我说的第二种情况,某些工艺里comp这个名字代表的就是形成源漏的有源区层次,如果没有这个层次 ...


好的,那我再看看DRC该怎么办,先谢谢你~
发表于 2019-12-26 16:19:34 | 显示全部楼层
本帖最后由 ZGP123456 于 2019-12-26 16:22 编辑


mlx111 发表于 2019-12-26 14:32
刚开始导进去的版图是可以做lvs的,为了过drc我删去了一个叫做“COMP”的层,然后就无法做LVS了。 ...


为了过DRC不要随便改动PDK库里的东西啊,除非有foundary的确认。你要看看是不是你的layout不符合design rule的规则了。解决的办法不是删掉layer,删掉也不代表DRC的error就解决了啊,只是看不到这个错误了而已,求个心理安慰。但是这种看不到的错误更可怕,可能整个chip就死在这了,debug还找不着。
发表于 2020-6-3 11:10:10 | 显示全部楼层
谢谢
发表于 2022-6-7 11:16:32 | 显示全部楼层
我 也有这个 问题,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 14:48 , Processed in 0.032029 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表