在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhouzhiping849

FPGA设计中跨时钟域的同步设计问题

[复制链接]
发表于 2008-12-15 19:17:39 | 显示全部楼层
按方法方法方法法
发表于 2008-12-18 13:28:06 | 显示全部楼层

ding,ding,ding !!!!!!!!!

ding,ding,ding !!!!!!!!!ding,ding,ding !!!!!!!!!ding,ding,ding !!!!!!!!!ding,ding,ding !!!!!!!!!
发表于 2008-12-18 14:41:18 | 显示全部楼层

ding,ding,ding !!!!!!!!!

ding,ding,ding !!!!!!!!!
发表于 2008-12-18 22:38:03 | 显示全部楼层
谢谢楼主分享
发表于 2008-12-19 13:15:54 | 显示全部楼层
asyn-FIFO
发表于 2008-12-19 17:50:46 | 显示全部楼层
经典的
发表于 2008-12-19 22:55:20 | 显示全部楼层
下来看看,谢谢了
发表于 2008-12-22 20:33:17 | 显示全部楼层
谢谢分享
发表于 2008-12-25 23:56:27 | 显示全部楼层
非常感谢啊~~~~~~~~~
发表于 2009-1-8 10:17:00 | 显示全部楼层
FPGA设计指南--器件FPGA设计指南--器件FPGA设计指南--器件FPGA设计指南--器件
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 00:34 , Processed in 0.025812 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表