无毛刺时钟切换电路的时序约束怎么设定？？？

dy19870425 · 发表于 2019-12-6 11:12:05

由组合电路构成的MUX知道怎么进行时序约束，想请教一下，对于无毛刺时钟切换电路该怎么进行时序约束？？？？

maoqiu · 发表于 2019-12-6 11:12:06

1. 同步电路部分按各自时钟收敛，正常约束
2. 跨时钟同步器约束摆放距离，尽量约束在0.25Tcycle以内
3. 异步界面上约束max_delay，控制逻辑延时与走线距离

无毛刺切换首先是电路结构和功能上要保证有足够的余量
其次才是涉及异步界面的约束收敛
不要本末倒置

dy19870425 · 发表于 2019-12-13 16:17:05

maoqiu 发表于 2019-12-6 11:12
1. 同步电路部分按各自时钟收敛，正常约束
2. 跨时钟同步器约束摆放距离，尽量约束在0.25Tcycle以内
3. 异 ...

谢谢大佬的解答！！！

[求助] 无毛刺时钟切换电路的时序约束怎么设定？？？