在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5056|回复: 6

[求助] Cadence中如何设置非周期的脉冲电压源

[复制链接]
发表于 2019-12-3 05:29:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,Cadence中如何设置非周期的脉冲电压源,输入有2个信号TCK和TMS
TCK信号是周期信号,用vpulse可以设置
但是TMS不是周期信号,比如在TCK的第3个周期3.3V,高电平,持续差不多TCK一个周期降为0V,再之后可能第6个周期才有新的上升脉冲,然后比如持续2个TCK周期时常

尝试用多个vpulse叠加,但是仿真会报错
发表于 2019-12-3 08:34:38 | 显示全部楼层
vpwl或者vpwlf
发表于 2019-12-3 10:56:19 | 显示全部楼层
或者把它的行为模型写到一个veriloga里面
 楼主| 发表于 2019-12-3 19:06:43 | 显示全部楼层


请问这2个的区别是什么?
发表于 2019-12-3 19:50:38 | 显示全部楼层


bear1989cjy 发表于 2019-12-3 19:06
请问这2个的区别是什么?


vpwl是你一点一点写,vpwlf是可以读一个文件;本质一样,跳变比较多的时候用vpwlf方便些
发表于 2019-12-3 19:54:15 | 显示全部楼层
最简单的就是用Verilog-A来描述。
发表于 2022-11-8 11:57:19 | 显示全部楼层


amodaman 发表于 2019-12-3 19:54
最简单的就是用Verilog-A来描述。


想问下用verilog-A咋描述
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 16:53 , Processed in 0.028714 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表