在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1683|回复: 1

[求助] 使用RTL综合的clock_gating如何在DC中指定clock_gating属性

[复制链接]
发表于 2019-11-6 09:56:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
由于项目需要,使用MXIC的.18um综合库,在库中没有ICG单元。于是用RTL代码来生成门控时钟单元。RTL代码如下:reg enb;
    always@(*)
      if (!clk_in)
        enb = (clock_en | test_mode);
assign clk_out = enb & clk_in;

现在的问题是DC不能识别这一段RTL代码是ICG单元,导致不能对ICG单元进行时序检查。请问用什么脚本手动指定设计中的ICG单元?
发表于 2019-11-7 07:47:01 | 显示全部楼层
可能要自己做一个 ICG, 用一个  transparent latch with negative active enable, 加一个 AND.  可以自己做个小 module, instantiate TLAT + AND。Synthesis 时加上 set_dont_touch。
TLAT EN 或 G pin 有 timing requirement。 如果 library 里 TLAT 没有 setup, 那就没办法了, 除非自己 characterize 一个。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:31 , Processed in 0.017301 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表