在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1477|回复: 7

[求助] 关于使用同步器解决亚稳态的疑问

[复制链接]
发表于 2019-11-4 22:28:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
解决亚稳态常用的方法是在采样reg之后再加一级reg作为同步器
这是因为采样到的无效电平等待足够长的时间后可以回复到一个有效的电平上去,然后同步器可以采到这个有效的电平。

但是回复的这个有效电平可能是0也可能是1,可能与我输入的D数据不一样啊,那同步器虽然采样到也可能导致逻辑错误,那使用同步器又有啥作用呢,电路结果还是错误的啊???

发表于 2019-11-5 08:06:29 来自手机 | 显示全部楼层
如果這是問題,設計者要另法解決。
 楼主| 发表于 2019-11-5 08:39:05 | 显示全部楼层


jasper0608 发表于 2019-11-5 08:06
如果這是問題,設計者要另法解決。


也就是说可以使用同步器解决的亚稳态都不会出现这种问题,如果有的话,只能是换另一种电路结构解决这个亚稳态问题
发表于 2019-11-5 11:01:37 | 显示全部楼层
也想知道
发表于 2019-11-5 15:40:05 来自手机 | 显示全部楼层
单个bit的同步用同步器,同步后的最多晚一个周期。多bit数据,应该用异步FIFO或添加握手
发表于 2019-11-7 08:01:38 | 显示全部楼层
同步器说来话长。
简单讲同步器就是两个触发器串联在一起。 两个触发器用同一个时钟。 当 D 变化时, 如果不能满足 setup time, 第一个触发器 metastable 的可能性是 a, 第二个触发器进入 metastable 的可能性会低多个数量级。第二个触发器的输出 Q 99.999...% 可能性是稳定的 0 或 1, 而不是亚稳态。 而且第二个触发器 Q 输出是与 CLK 同步的。同步器保证了后面使用相同时钟的电路, 在使用同步器输出时,能满足 setup/hold。   
如果不使用同步器, 把异步输入 D 直接用到后面的电路, 后面电路的 setup/hold 就无法保证了, 后面的电路在 D 变化时可能就全乱了。
如果 D 0->1, 同步器 Q output 会在 1-3 个周期后变成 1.  同步器的 LATENCY 是不确定的。
发表于 2019-11-7 10:21:29 | 显示全部楼层
一般来说,输入单bit信号持续时钟周期比较长,可以用2级同步器,跳变时会有亚稳态,后面输入稳定了,就不存在亚稳态了,所以开始输出0、1并不重要,后面和输入会同步上。每个cycle都跳变的单bit信号不能用这种2级同步器
 楼主| 发表于 2019-11-7 20:48:19 | 显示全部楼层


yesterdaymore 发表于 2019-11-7 10:21
一般来说,输入单bit信号持续时钟周期比较长,可以用2级同步器,跳变时会有亚稳态,后面输入稳定了,就不存 ...


噢噢噢噢,感谢感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:14 , Processed in 0.024967 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表