在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3494|回复: 2

[求助] DRC Check. LUO.6和Check. LUP.2

[复制链接]
发表于 2019-10-16 21:34:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
萌新小白第一次做模拟电路,快要流片前才留意到这两个关于latch up的DRC错误
在网上查了一些资料,都是说加了guard ring就可以解决,可是我加了也把guard ring接地(NMOS)了,仍然有问题
请问有什么解决方法吗?
工艺是40nm CMOS,用Cadence做的
微信图片_20191016212736 (2).jpg
微信图片_20191016212817 (2).jpg
发表于 2019-10-18 07:11:37 | 显示全部楼层
管子太大了  30um 要见到strap
发表于 2020-9-14 22:59:59 | 显示全部楼层
啊啊啊解决了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:55 , Processed in 0.021448 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表