在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: whysst

[讨论] 硕士五年(其它学历+-约2年),以下cmos工艺模块,大家能独立搞定几个?

[复制链接]
发表于 2019-12-11 11:24:17 | 显示全部楼层
我去!!我一个也搞不定!
发表于 2019-12-12 08:54:08 | 显示全部楼层
工作N就了,也只能搞定6个,还要限定自己熟悉的产品方向。换个其他方向,估计还要花精力研究差异
发表于 2019-12-12 09:15:27 | 显示全部楼层
膜拜9个大佬
发表于 2020-3-22 23:49:29 | 显示全部楼层
我想请人设计一个DAC IP, 用于自产芯片的模拟输出部分
DAC DUAL 12BIT 60M采样率
请大家联系我
13918210822(手机,微信)
13918210822@163.com
谢谢!
发表于 2020-5-3 15:32:08 | 显示全部楼层
可以分成三个领域:
1, mixed singnal interface(包括:DS/SAR adc, digital filter, agc, 高价filter)可以做到产品够用水平; TI adc会比较悬。ADC是没有止境的,顶尖水平10年也不敢说够。
2, 时钟类,小数分频pll很容易,可以把analog pll做的很好,但全数字pll悬。
3, RF类,LNA做到顶尖产品水平,PA可能是个so so水平。

得看看工作环境和流片锻炼机会。个人经验, 硕士毕业5年,如果机会允许也有同事指点,5年时间实现上述3个领域的任一个算中上或优秀。能实现两个或以上是牛人。


发表于 2020-5-3 15:51:41 | 显示全部楼层


scpuke 发表于 2020-5-3 15:32
可以分成三个领域:
1, mixed singnal interface(包括:DS/SAR adc, digital filter, agc, 高价filter) ...


“独立搞定”定义很模糊,在不同系统中这些模块的指标定义是不一样的,难度和需要花的时间自然也不一样。
5年时间,把2~3个领域 的电路都摸一遍,做到概念正确/设计合理/能搞清楚性能指标、面积、功耗的约束关系这样的程度,满足soc系统的要求还是可以的。但能设计出ADC或时钟或PA的独立产品(要在部分指标上pk国际一流大厂),5年时间能做到一个电路就不错了。


发表于 2021-8-31 11:06:36 | 显示全部楼层

题主标题是说硕士毕业工作五年以后,还是说硕士学位读五年?
顺便膜拜一下选九个的大佬
发表于 2022-10-24 17:18:05 | 显示全部楼层
膜拜九个的大佬
发表于 2022-11-17 16:50:56 | 显示全部楼层
9个牛人
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:33 , Processed in 0.027009 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表