在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1414|回复: 7

[求助] 询问各位做SD ADC的前辈们

[复制链接]
发表于 2019-9-17 12:00:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位前辈:
要求如下:
0.13工艺,电源电压3.3号带宽2KHz,精度要求24Bit,温度-55~125.
这样一个Sigma Delta ADC能设计得出来吗?我看一般精度达不到24bit 也就16bit啊?是不是要用到特殊的结构?
本人纯纯新手,平生第一次接触ADC的设计,请大佬们多多指点!
发表于 2019-9-17 18:00:50 | 显示全部楼层
感觉是可以的
发表于 2019-9-18 02:54:06 | 显示全部楼层
设计的出来啊,这么好的工艺,有没功耗面积要求。测试的性能就看你的本事了。
发表于 2019-9-18 08:46:51 | 显示全部楼层
24bit要求还是很高的,功耗估计要堆不少
发表于 2019-9-18 09:06:07 | 显示全部楼层
24bit的Sigma-Delta ADC一般SNDR能到110dB就差不多了
发表于 2019-9-18 10:56:48 | 显示全部楼层
精度应该用SNR 和SNDR(动态), 或INL, DNL(静态) 来表达吧, 而不应该用bit, Bit 数就是filter输出的位数,比特数多只是听起来好听,可以随便加。
发表于 2019-9-18 16:28:31 | 显示全部楼层
SNR要150dB,过采样率要高,调制器结构感觉要比较复杂。实际实现还有很多坑,可能最终出来的芯片跟仿真值差别大
发表于 2019-9-22 10:35:01 | 显示全部楼层
24bit的ENOB?假设5V的FS,不管调制深度,
那么LSB就300nV的样子,
2KHz带宽,噪声6.7nV/sqrt(Hz)
假设两阶系统,OSR至少2048,fs就要8M
随便算算,积分器运放就是一个巨坑。
一般碰到这种24BIT的需求的,第一感觉应该是让系统把指标拆解的过程秀出来,大部分时候是系统瞎搞才会搞出来这么些个不靠谱的指标要求。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 15:46 , Processed in 0.025065 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表