在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21198|回复: 72

[资料] 【强烈推荐】FPGA自学笔记-设计与验证(书(网络完整版)+V1.7代码)

[复制链接]
发表于 2019-9-11 12:42:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


搜狗截图20190911123557.png
随着现场可编程逻辑器件结构和工艺的发展,FPGA的性能和容量逐年提升,同时功耗和价格持续降低。近年来,已经有越来越多的企业考虑并在其实际项目或产品中加入FPGA,或者直接以FPGA作为核心控制单元。FPGA作为一种硬件逻辑器件,其开发思路与常规的MCU或处理器有较大的差别,如何正确地学习并掌握FPGA的开发方法,对于高效地使用FPGA至关重要。
  笔者曾自学FPGA近两年,但始终不得要领,后经专业人士指点,方才领悟FPGA之所以难学,是难在没有掌握正确的学习和开发方法。一旦掌握了正确的学习方法,一切就变得轻松了。在FPGA的学习和开发中最为关键的一点就是验证。
  作为一本入门级的FPGA技术教材,本书主要针对刚接触FPGA的读者。这一类读者,往往都有一定的MCU开发经验,也正是这一点,让很多自学FPGA的人往往一开始就按照MCU开发的惯性思维来对待FPGA,结果就是耗费了几倍的精力,却没有太大的进步。所以本书在编排时,重点关注FPGA的开发流程。每个实验,无论是最基础的点亮LED灯,还是综合的多模块数字系统设计,以及复杂的SDRAM控制器设计,都严格按照“设计+验证”的流程进行。首先,通过知识背景的介绍,讲解设计中需要注意的问题;接着,一步一步地根据设计需求完成设计中的每一个部分;然后,编写Testbench文件,使用ModelSim软件对设计进行仿真验证;最后,仿真验证通过后,再配置到FPGA器件中运行,如果板级运行不正确,则再回到仿真波形中查找可能的错误原因,在必要时使用板级验证工具如SignaltapⅡ进行板级调试。
  本书按照循序渐进的过程,分成6章,具体内容如下:
  第1章,主要介绍了FPGA的硬件架构,软件开发工具的安装与基本使用。
  第2章,介绍了本书所依靠的FPGA学习平台AC620开发板的相关特性,并通过一个实例介绍了FPGA的开发流程。
  第3章,介绍了基于FPGA的一些基本数字逻辑电路设计,这些设计所依靠的背景都是大家所熟悉的一些内容,因此较容易接受,方便大家能够轻松入门。
  第4章,介绍了CycloneⅣEFPGA上专用硬件资源PLL、嵌入式块RAM的使用;同时,本章通过这些硬件资源的使用,介绍了在QuartusPrime软件中调用IP进行设计的方法。
  第5章,为进阶数字系统设计,主要介绍了项目中比较实用的一些外设的驱动。
  第6章,为综合数字系统设计,通过若干个具有一定难度的综合实例,展示了FPGA复杂系统开发的常见思路和实现方法。
   网上版本很多很多,上当受骗了几次,有的是公开版的(不全)有的基本就是只有几章那种,累觉不爱。。。终于让我找到了最新版本的了,所以特意分享给大家,有需求的希望买个正版图书支持小梅哥。

FPGA自学笔记-设计与验证-小梅哥.zip (306 Bytes, 下载次数: 615 )



链接失效的话,可以到公众号:OpenFPGA
后台回复:FPGA自学设计与验证

3.bmp

目录更新下:
第1章 从头认识FPGA ……………………………………………………………… 1
1.1 CycloneⅣ EFPGA原理与应用 ……………………………………………… 1
1.1.1 CycloneⅣ E概述 ………………………………………………………… 1
1.1.2 CycloneⅣ E扩展资源介绍 ……………………………………………… 4
1.1.3 重点电路设计 ……………………………………………………………… 5
1.2 IntelFPGA开发环境 ………………………………………………………… 17
1.2.1 Quartus软件的发展史 …………………………………………………… 18
1.2.2 QuartusPrime的下载 …………………………………………………… 18
1.2.3 QuartusPrime的安装 …………………………………………………… 21
1.2.4 QuartusPrime软件的基本使用 ………………………………………… 27
第2章 FPGA开发软硬件平台介绍 ………………………………………………… 39
2.1 AC620开发套件………………………………………………………………… 39
2.1.1 AC620开发板的功能特点 ………………………………………………… 39
2.1.2 AC620开发板的使用 ……………………………………………………… 43
2.2 IntelFPGA开发流程 ………………………………………………………… 57
2.2.1 建立工程 …………………………………………………………………… 57
2.2.2 设计输入 …………………………………………………………………… 61
2.2.3 分析和综合 ………………………………………………………………… 61
2.2.4 功能仿真 …………………………………………………………………… 62
2.2.5 综合与布局布线 …………………………………………………………… 66
2.2.6 时序仿真 …………………………………………………………………… 66
2.2.7 I/O分配以及生成配置文件 ……………………………………………… 67
2.2.8 配置FPGA下载…………………………………………………………… 67
2.3 FPGA设计的烧写与投产 ……………………………………………………… 68
2.3.1 FPGA固件存储方案 ……………………………………………………… 68
2.3.2 CycloneⅣ EFPGA固件烧写方案 ……………………………………… 69
2.3.3 烧写文件JIC的产生 ……………………………………………………… 70
第3章 FPGA基本数字逻辑设计 …………………………………………………… 74
3.1 组合逻辑电路设计———译码器 ………………………………………………… 74
3.1.1 译_码器工作原理 …………………………………………………………… 74
3.1.2 译码器verilog实现 ……………………………………………………… 75
3.1.3 激励创建及仿真测试 ……………………………………………………… 76
3.2 时序逻辑电路设计———计数器 ………………………………………………… 79
3.2.1 计数器工作原理 …………………………………………………………… 80
3.2.2 计数器Verilog实现 ……………………………………………………… 81
3.2.3 仿真及板级验证 …………………………………………………………… 82
3.3 IP核应用———计数器 ………………………………………………………… 85
3.3.1 IP核创建流程 ……………………………………………………………… 85
3.3.2 仿真及板级验证 …………………………………………………………… 89
3.3.3 已生成IP核的参数修改 ………………………………………………… 90
3.3.4 QuartusⅡ中IP核参数的修改…………………………………………… 94
3.4 BCD计数器设计与验证 ……………………………………………………… 95
3.4.1 BCD码原理 ………………………………………………………………… 95
3.4.2 BCD计数器的 Verilog实现 ……………………………………………… 96
3.4.3 激励创建及仿真测试 ……………………………………………………… 97
3.4.4 级联BCD计数器设计与仿真 …………………………………………… 98
3.5 阻塞赋值与非阻塞赋值原理分析 …………………………………………… 103
3.5.1 不同赋值方式的对比与实现 …………………………………………… 103
3.5.2 不同赋值方式的仿真及测试 …………………………………………… 105
3.6 状态机设计实例 ……………………………………………………………… 108
3.6.1 状态机工作原理 ………………………………………………………… 108
3.6.2 字符串检测状态机实现 ………………………………………………… 110
3.6.3 激励创建及仿真测试 …………………………………………………… 113
3.7 独立按键消抖设计与验证 …………………………………………………… 115
3.7.1 按键的物理结构及电路设计 …………………………………………… 115
3.7.2 硬件电路实现按键消抖 ………………………………………………… 116
3.7.3 状态机实现按键消抖 …………………………………………………… 118
3.7.4 激励创建及仿真测试 …………………………………………………… 124
3.7.5 任务及随机函数的使用 ………………………………………………… 125
3.8 模块化设计基础———加减法计数器 ………………………………………… 129
3.8.1 模块功能划分 …………………………………………………………… 129
3.8.2 模块功能设计 …………………………………………………………… 129
3.8.3 仿真及板级验证 ………………………………………………………… 132
3.9 8位7段数码管驱动设计与验证 …………………………………………… 134
3.9.1 数码管驱动原理 ………………………………………………………… 134
3.9.2 三线制数码管电路设计 ………………………………………………… 137
3.9.3 数码管动态扫描驱动设计 ……………………………………………… 138
3.9.4 ISSP生成及使用 ………………………………………………………… 145
3.9.5 板级调试与验证 ………………………………………………………… 149
3.9.6 QuartusⅡ中ISSP的使用方法 ………………………………………… 152
3.10 串口发送模块设计与验证 …………………………………………………… 153
3.10.1 异步串行通信原理及电路设计 ………………………………………… 154
3.10.2 UART异步串行通信发送模块设计与实现…………………………… 157
3.10.3 激励创建及仿真测试 …………………………………………………… 162
3.10.4 按键控制串口发送设计 ………………………………………………… 163
3.11 串口接收模块的设计与验证 ………………………………………………… 165
3.11.1 串口接收原理分析 ……………………………………………………… 166
3.11.2 UART异步串行通信接收模块设计与实现…………………………… 167
3.11.3 仿真及板级验证 ………………………………………………………… 171
第4章 FPGA片上专用资源使用 …………………………………………………… 176
4.1 嵌入式RAM 的使用———双端口RAM …………………………………… 176
4.1.1 CycloneⅣ体系结构及嵌入式存储器原理 ……………………………… 176
4.1.2 IP核使用———dpram …………………………………………………… 178
4.1.3 激励创建及仿真测试 …………………………………………………… 182
4.2 搭建串口收发与双口RAM 存储的简易应用系统 ………………………… 185
4.2.1 系统模块功能划分及接口设计 ………………………………………… 185
4.2.2 顶层文件设计 …………………………………………………………… 185
4.2.3 控制模块设计 …………………………………………………………… 186
4.2.4 仿真及板级验证 ………………………………………………………… 187
4.3 嵌入式RAM 的使用———ROM ……………………………………………… 190
4.3.1 IP核使用———ROM ……………………………………………………… 191
4.3.2 激励创建及仿真测试 …………………………………………………… 193
4.3.3 SignaTapⅡ使用及板级验证 …………………………………………… 195
4.4 嵌入式块RAM 的使用———fifo …………………………………………… 201
4.4.1 FIFO的相关知识 ………………………………………………………… 202
4.4.2 IP核的使用———FIFO…………………………………………………… 204
4.5 PLL锁相环介绍与简单应用 ………………………………………………… 213
4.5.1 PLL相关知识 …………………………………………………………… 213
4.5.2 IP核使用———PLL ……………………………………………………… 215
4.5.3 仿真及板级验证 ………………………………………………………… 219
第5章 FPGA进阶数字逻辑设计 …………………………………………………… 223
5.1 无源蜂鸣器驱动设计与验证 ………………………………………………… 223
5.1.1 无源蜂鸣器电路设计 …………………………………………………… 223
5.1.2 无源蜂鸣器驱动原理 …………………………………………………… 224
5.1.3 PWM 发生器模块设计…………………………………………………… 225
5.1.4 仿真及板级验证 ………………………………………………………… 227
5.2 线性序列机与串行接口DAC驱动设计与验证……………………………… 232
5.2.1 DAC芯片概述及电路设计 ……………………………………………… 232
5.2.2 TLV5618型DAC芯片输出电压计算原理 …………………………… 234
5.2.3 TLV5618型DAC接口时序 …………………………………………… 235
5.2.4 线性序列机设计思想与接口时序设计 ………………………………… 236
5.2.5 基于线性序列机的DAC驱动设计 ……………………………………… 238
5.2.6 仿真及板级测试 ………………………………………………………… 241
5.3 线性序列机与串行接口ADC驱动设计与验证……………………………… 243
5.3.1 ADC芯片概述及电路设计 ……………………………………………… 244
5.3.2 ADC128S022型ADC接口时序 ………………………………………… 245
5.3.3 ADC128S022接口时序设计 …………………………………………… 247
5.3.4 基于线性序列机的ADC驱动设计 ……………………………………… 249
5.3.5 仿真及板级测试 ………………………………………………………… 252
5.4 HT6221红外遥控解码设计与验证 ………………………………………… 257
5.4.1 红外遥控系统组成及电路设计 ………………………………………… 257
5.4.2 红外遥控协议分析(NEC协议)………………………………………… 258
5.4.3 红外解码模块设计 ……………………………………………………… 260
5.4.4 仿真及板级验证 ………………………………………………………… 265
5.5 TFT显示屏驱动设计与验证 ………………………………………………… 267
5.5.1 TFT触摸屏驱动电路设计 ……………………………………………… 268
5.5.2 RGB接口TFT屏扫描方式……………………………………………… 270
5.5.3 RGB接口TFT屏时序分析……………………………………………… 271
5.5.4 RGB接口TFT屏驱动设计……………………………………………… 272
5.5.5 仿真及板级验证 ………………………………………………………… 275
第6章 FPGA综合数字系统设计 …………………………………………………… 280
6.1 八通道数字电压表 …………………………………………………………… 280
6.1.1 数字电压表功能划分 …………………………………………………… 280
6.1.2 按键输入模块 …………………………………………………………… 281
6.1.3 通道选择模块 …………………………………………………………… 281
6.1.4 ADC控制模块———ADC128S022 ……………………………………… 282
6.1.5 数据预处理模块 ………………………………………………………… 282
6.1.6 码制转换模块 …………………………………………………………… 284
6.1.7 数码管驱动模块 ………………………………………………………… 287
6.1.8 顶层设计 ………………………………………………………………… 288
6.1.9 基于查找表的数据电压换算 …………………………………………… 289
6.2 双通道幅频相可调DDS信号发生器 ………………………………………… 292
6.2.1 DDS原理与实现 ………………………………………………………… 293
6.2.2 数/模转换器(DAC)驱动模块设计 ……………………………………… 299
6.2.3 串口命令接收与解析 ……………………………………………………303
6.2.4 信号发生器顶层设计 …………………………………………………… 315
6.2.5 系统测试 ………………………………………………………………… 316
6.3 串口读/写EEPROM ………………………………………………………… 317
6.3.1 I2C基本概念 ……………………………………………………………… 317
6.3.2 I2C协议时序介绍 ………………………………………………………… 318
6.3.3 I2C器件地址 ……………………………………………………………… 319
6.3.4 I2C存储器地址 …………………………………………………………… 320
6.3.5 I2C写时序 ………………………………………………………………… 321
6.3.6 I2C单字节读时序 ………………………………………………………… 323
6.3.7 I2C读/写器件控制器设计 ……………………………………………… 325
6.3.8 I2C控制器仿真验证 ……………………………………………………… 335
6.3.9 串口读/写EEPROM 系统设计 ………………………………………… 341
6.3.10 串口读/写 EEPROM 仿真验证 ……………………………………… 351
6.3.11 串口读/写EEPROM 板级验证 ……………………………………… 355
6.4 基于串口猎人的虚拟示波器 ………………………………………………… 359
6.4.1 系统结构 ………………………………………………………………… 359
6.4.2 模块详解 ………………………………………………………………… 361
6.4.3 仿真验证 ………………………………………………………………… 375
6.4.4 基于串口猎人的板级验证 ……………………………………………… 385
6.5 SDRAM 控制器设计 ………………………………………………………… 391
6.5.1 SDRAM 基本概念………………………………………………………… 391
6.5.2 SDRAM 存取原理………………………………………………………… 392
6.5.3 SDRAM 器件引脚说明…………………………………………………… 394
6.5.4 SDRAM 特性 …………………………………………………………… 395
6.5.5 SDRAM 操作命令介绍…………………………………………………… 396
6.5.6 SDRAM 操作时序………………………………………………………… 403
6.5.7 SDRAM 控制器设计……………………………………………………… 418
6.5.8 SDRAM 控制器仿真验证………………………………………………… 425
6.5.9 SDRAM 控制器设计优化………………………………………………… 430
6.5.10 优化控制器仿真验证 ……………………………………………………436
6.6 串口传图帧缓存设计 ………………………………………………………… 440
6.6.1 系统结构 ………………………………………………………………… 440
6.6.2 仿真验证 ………………………………………………………………… 446
6.6.3 板级验证 ………………………………………………………………… 450
参考文献………………………………………………………………………………… 454
页码和目录是不对应的,因为我们拿到的是网络版,而目录是出版图书,肯定经过优化和校对的。
发表于 2019-9-11 15:05:08 | 显示全部楼层
支持一下
发表于 2019-9-11 15:13:12 | 显示全部楼层
挺好
发表于 2019-9-11 19:18:09 | 显示全部楼层
thanks
发表于 2019-9-11 19:23:29 | 显示全部楼层
thanks
发表于 2019-9-12 16:19:36 | 显示全部楼层
thanks
发表于 2019-9-12 18:24:32 | 显示全部楼层
thanks
发表于 2019-9-12 20:37:54 | 显示全部楼层
thank you for this resource
发表于 2019-9-15 21:27:45 | 显示全部楼层
感谢分享资源 正在找
发表于 2019-9-16 18:22:08 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:13 , Processed in 0.030993 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表