IO上的ESD问题

nm2012 · 发表于 2019-8-13 17:24:52

您需要登录才可以下载或查看，没有账号？注册

x

下面这张图是28nm 不同IO上的ESD电路，左边是PVSS IO上的ESD，就是利用在NW里的二极管在TAVDD和TAVSS间做ESD，但是右图是PVDD IO上的ESD电路，一共4个MOS管，不是很看得懂，求助这个原理是什么，为什么要用两种esd呢，谢谢了

victor0o0 · 发表于 2019-8-13 18:37:36

右边是个power clamp，用于泄放VDD到VSS的正向电压
不过你这电路里面是不是少了个电阻？电阻接在VDD到NMOS电容（反相器输入）间

nm2012 · 发表于 2019-8-13 19:30:25

victor0o0 发表于 2019-8-13 18:37
右边是个power clamp，用于泄放VDD到VSS的正向电压
不过你这电路里面是不是少了个电阻？电阻接在VDD到NMOS ...

是的，刚看了下，少了个电阻，谢谢了

ZMOS · 发表于 2021-5-7 18:57:20

TAVDD TAVSS是ESD的电源地吧

QQben · 发表于 2021-7-26 14:29:48

谢谢分享

[求助] IO上的ESD问题