在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: suisuisi

[资料] 【强烈推荐】Altera FPGA/CPLD设计 基础篇+高级篇

[复制链接]
发表于 2019-11-3 11:52:27 | 显示全部楼层
看看
发表于 2019-11-5 13:03:54 | 显示全部楼层
回复一波  看一看
发表于 2019-11-24 13:03:16 来自手机 | 显示全部楼层
挺好的。。
发表于 2019-11-24 13:14:11 | 显示全部楼层
xilinx器件的timing closure通用吗?
发表于 2019-11-25 10:01:36 | 显示全部楼层
看看
发表于 2019-11-26 10:54:29 | 显示全部楼层
好好學習了
发表于 2019-12-10 15:34:33 | 显示全部楼层
vwvwvw!
发表于 2019-12-11 14:26:31 | 显示全部楼层
thanks.............
发表于 2019-12-11 15:30:22 | 显示全部楼层
cpld
发表于 2019-12-12 12:26:43 | 显示全部楼层
Thanks  you, Thank.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:20 , Processed in 0.027286 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表