在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2555|回复: 16

[求助] 工艺转前端验证

[复制链接]
发表于 2019-7-2 15:22:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在武汉做了差不多两年PIE,因为家庭原因想回西安工作,但是西安也没有什么大的fab,所以想转到数字前端设计和验证,各位大佬有什么建议么?

另外:西安design house有紫光国芯,海思,还有其他相对大一些的么?希望公司能规范,能学到一些东西。
 楼主| 发表于 2019-7-2 15:22:51 | 显示全部楼层
自己顶一下自己
发表于 2019-7-2 15:53:40 | 显示全部楼层
中兴微电子
发表于 2019-7-3 17:12:32 | 显示全部楼层
我之前smic的,转到验证。你课后学习设计/验证多少东西了?
发表于 2019-7-3 17:53:48 来自手机 | 显示全部楼层


年轻的韭菜 发表于 2019-7-3 17:12
我之前smic的,转到验证。你课后学习设计/验证多少东西了?


需要怎么学习啊~
发表于 2019-7-3 17:54:24 来自手机 | 显示全部楼层


年轻的韭菜 发表于 2019-7-3 17:12
我之前smic的,转到验证。你课后学习设计/验证多少东西了?


怎么学习啊,学习哪些东西~
 楼主| 发表于 2019-7-3 21:05:56 | 显示全部楼层


对对,忘记这个,谢谢!
 楼主| 发表于 2019-7-3 21:10:52 | 显示全部楼层


年轻的韭菜 发表于 2019-7-3 17:12
我之前smic的,转到验证。你课后学习设计/验证多少东西了?


Verilog 的语法和一些简单的RTL:加法器、状态机、FIFO之类的System Verilog的语法
后续准备学UVM,然后准备学一些Perl脚本
发表于 2019-7-16 09:18:59 | 显示全部楼层


Syke 发表于 2019-7-3 21:10
Verilog 的语法和一些简单的RTL:加法器、状态机、FIFO之类的System Verilog的语法
后续准备学UVM,然后 ...


学的怎么样啦
 楼主| 发表于 2019-7-16 14:57:10 | 显示全部楼层


在网上看了一下,报了E课网。现在也不好说咋样了。希望顺利转岗,早日离开厂子
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:35 , Processed in 0.042053 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表