在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1325|回复: 4

[讨论] FPGA原型验证是怎么进行debug的呢

[复制链接]
发表于 2019-6-21 10:44:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA验证主要是进行系统级的验证吗,它是通过什么样的方式来判断 设计是否正确的呢。
跟动态仿真相比 有哪些优势。
有没有做过这两种验证的大佬分析一下
发表于 2019-6-21 19:27:36 | 显示全部楼层
FPGA对系统级原型验证确认正确性方式,以举例方式来说:验pcie卡,对端直接对接pcie背板,启动程序把sram中数据用dma方式通过pcie搬运到背板系统那边,由上层软件根据应用判断或者直接用golden数据比对;
个人经历来说,FPGA原型的难度小于EDA软件仿真验证,原型过不了就找我们验证,其实都不是我们的问题,是他们配置错误,或者板子问题。
原型的优点就是速度快啊,仿真要一两周的场景他们一秒不到就出结果,缺点就是一旦不过就傻眼,调试很困难。
可能做FPGA产品的开发人员技术要高超,做FPGA原型真没啥技术含量,自己写代码很少,要测卡直接对接读卡器,要测usb slave直接插到usb主机上,软件也不自己写,仿真模型也不自己写,出了问题不是找软件就是找验证。唯一做的就是简单脚本综合一下,连时序约束都不好好做。
从事FPGA的一定要亲自多写代码,不要做原型,你做FPGA产品开发,会考虑时序,面积,速度等很多体现水平的东西,但做原型的话嘛,出了问题不会找你,原型测数据流不会测边界,也不做产品,最厚产品形态是芯片,要问责也是设计,验证和后端。因为没压力,也没动力提升。
发表于 2019-6-22 17:35:05 | 显示全部楼层
2楼正解。
发表于 2019-6-24 18:28:06 | 显示全部楼层
FPGA 优点在于方便快速调试验证, 结果可以预测。
发表于 2019-6-24 18:34:42 | 显示全部楼层
预测靠仿真, 所以设计有点模样, 就有90%正确的结果。 剩下5%-10%就只能靠, 下载结果到板子上调试。 其实和调软件差不多一个个模块的结果和仿真, 及你的设计去比较。 硬件的结果要靠仪器来看和分析。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:24 , Processed in 0.021774 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表