关于DC中DFT的时序问题

xiaocui0725 · 发表于 2019-6-2 11:05:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

DC做完function的综合后输出ddc，在此ddc基础上插入scan，做function时定义了SCAN_CLK但是把bypass信号set_case_analysis成0，即只检查function时钟下的timing。
首先读入相关的db建立环境；
然后读入function的ddc文件：
read_ddc xxx
current_design chip_top
link
设置DFT的test protocol：
set_dft_signal xxx SCAN_CLK
set_dft_signal xxx Reset
set_dft_signal xxx SI/SO/SE
等变量，
insert_dft

compile -incr -scan

write -o xxx等文件

按我的理解，SCAN_CLK此时应该只检查SCAN路径上的时序，timing报告中SCAN_CLK应该只驱动由Q->SCD的路径而不应该有Q->D的路径时序检查，但是我的报告中仍然存在SCAN_CLK下的Q->D的路径检查，是哪里的问题？这样正常吗？大家在做DFT的时候也是这样吗？

xiaocui0725 · 发表于 2019-6-2 11:06:25

自己先顶一下

auster · 发表于 2019-6-4 17:21:27

DFT有shift跟capture 兩種mode

[讨论] 关于DC中DFT的时序问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /3