在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1377|回复: 3

[招聘] 招聘FPGA/IC 前端~~期待您的加入

[复制链接]
发表于 2019-5-23 14:11:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
深圳市爱协生科技有限公司招聘啦~

待遇好,福利好,晋升空间大,欢迎关注~~~
联系方式:18770008165(微信同号)
地址:宝安区庭威工业园
简历投递邮箱:hr@aixiesheng.com(备注好应聘的岗位哈~)

其他职位也在热招中,请点击下面的链接查看吧!!!
爱协生热招岗位(深圳/东莞)
http://bbs.eetop.cn/forum.php?mo ... amp;fromuid=1749753
(出处: ET创芯网论坛(EETOP) )


一、FPGA工程师(3名)
主要工作内容:
1、负责项目FPGA分析以及流程开发文档编写;
2、负责FPGA方案架构设计、RTL代码编写、模块设计、仿真;
3、与软件、硬件、算法工程师进行系统联调;
任职要求:
1、电信、通信等相关专业本科及以上学历; 有一至三年的相关工作经验;优秀毕业生亦可考虑;
2、具有FPGA工作经验,熟悉verilog hdl硬件语言;
3、熟悉主流FPGA硬件资源,以及开发工具(xilinx,altera);
4、能独立进行FPGA时序设计、分析、仿真。

二、数字IC前端(1名)
主要工作内容:
1.讨论和定义模块的规格;
2.RTL代码的设计开发和维护;
3.从RTL的验证,合成,时序分析;
4.与后端密切合作,确保DC,STA,DFT满足Tape Out需求。
任职要求:
1.电子工程、微电子等相关专业本科及以上学历;
2.良好的通信及信号处理背景,有1-3年的数字IC设计经验;
3.Verilog RTL撰写及验证和除错技巧;
4.有撰写过模块或者IP,并且为其建立测试环境及写测试用例;
5.对后端时序和验证有了解更佳。

三、数字后端(1名)
主要工作内容:
1、负责芯片的综合工作,能够根据设计需求编写时序约束;
2、负责芯片的DFT实现,能够根据项目需求制定DFT实现方案;
3、负责芯片的SignOff工作,从形式验证、功耗分析、静态时序分析等各方面对数字后端实现进行验收。
任职要求:
1、电子工程、微电子等相关专业全日制本科及以上学历;有两年及以上的数字IC后端经验;
2、熟悉芯片从RTL到GDS的数字后端实现流程;
3、熟练使用常用的EDA工具;
4、有面积和功耗优化经验优先;
5、具有良好的团队协作精神,学习和沟通能力,责任心强。



 楼主| 发表于 2019-5-23 14:13:17 | 显示全部楼层
有想要换工作的不要错过机会哦~~~欢迎找我了解
 楼主| 发表于 2019-5-24 09:42:18 | 显示全部楼层
欢迎推荐~
 楼主| 发表于 2019-5-27 11:23:55 | 显示全部楼层
期待你的加入~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:38 , Processed in 0.019542 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表