在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1575|回复: 2

[求助] 片外的NPN型晶体管,该怎样设计片内的OP来驱动它?

[复制链接]
发表于 2019-5-22 15:49:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、想做一个带载能力最大约为1A的LDO;
2、功率管选用分立器件NPN;
3、驱动NPN的OP做在片内,片内的OP只能用CMOS器件;
4、整个框图大致如下图所示;
5、请问,这个OP需要怎样设计呢?
6、CMOS的运放可以驱动NPN型的晶体管吗(基极电流最大约11mA)?
7、自己试着搭了一个电路,但是环路稳定性很差,该怎样补偿呢?
QQ截图20190522154348.png QQ截图20190522154710.png QQ截图20190522154745.png
发表于 2022-11-8 17:15:18 | 显示全部楼层
请问最终楼主采用了什么结构呢,本人目前也在做片外NPN型的LDO,能否交流一下
发表于 2022-11-9 09:07:24 | 显示全部楼层
Cmos opa 输出为何不使用push-pull 那类 sink /source 输出 ??  snubber cap 作用为何   

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:38 , Processed in 0.018806 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表