TSMC sealring LVS 错误

minghao

大家好，我的版图在没加sealring时， LVS是过的。加了sealring后LVS有两个错。

第一个是stamping conflict。 我理解是sealring 也有substrate contact， 所以LVS也判定为是地。 而这个gnd没有和core的gnd相连。 所以我加了一圈psub2把sealring圈起来。 大家觉得我的方法对吗？还是我应该把sealring的地和core的地接起来？

第二个错是一个叫C(CM) 的电容。TSMC的sealring有一个单元叫CONT就是产生这个电容的原因。 而LVS rule file 里面有一句在 17512行: "//DEVICE C(CM) mim_r p3 crown"。 我把这行注释掉， LVS错就没了。请问这么做是对的吗？ 还是我哪里用错了？

谢谢大家！

寻雨

对于第一个问题，我们的做法是在gnd pad的位置用Mn-1连接起来
对于第二个问题之前做的项目（tsmc55工艺）也是遇到这个问题，之所以会出现这种类型的电容，是因为sealring上面盖了这种类型的识别层，但是芯片内部是没有用到这种电容的，因此tapeout时gds是不会上传这些识别层。后面也询问过foundry，foundry回复说是可以去掉这些识别层的，我们的做法也是直接删掉这些识别层。

yiweikun

第一个问题，sealring可以接地，也可以不接地，这个得和foundry确定，因为有 的工艺就不让接地，加PSUB2就可以。
第二个问题，你需要确定你的内部电路是否用了这个device，如果没用，这个错误可以waive

寻雨

之前项目（tsmc55工艺）也遇到这两个问题，对于第一问题，我们做法是在gnd 的其中一个PAD的位置用Mn-1连接起来；对于第二个问题，之所以产生这种类型的电容是因为sealring上盖了某些电容识别层（应该是p3 crown这些层），询问foundry后，foundry回复对于没有用到的layer，tapeout时gds是不上传这些layers的，所以我们的做法是直接删掉这些电容的识别层

minghao

yiweikun 发表于 2019-5-20 10:43
第一个问题，sealring可以接地，也可以不接地，这个得和foundry确定，因为有 的工艺就不让接地，加PSUB2就 ...

感谢回复! 那么请问您：如果foundry没有要求的话， floating比较好还是ground比较好？

yiweikun

minghao 发表于 2019-5-20 15:47
感谢回复! 那么请问您：如果foundry没有要求的话， floating比较好还是ground比较好？

...

http://bbs.eetop.cn/thread-857641-1-2.html可以参考这个帖子

minghao

寻雨 发表于 2019-5-20 10:46
之前项目（tsmc55工艺）也遇到这两个问题，对于第一问题，我们做法是在gnd 的其中一个PAD的位置用Mn-1连接 ...

您好！ 感谢回复！
我用的是1P9M的技术（最上层还有一层Al不算的话）。我试了试您说的方法把GND pad的M8连到sealring， 发现stamping conflict 还是存在....
我试了试发现， 我需要额外加至少一个M1_OD的via。 似乎TSMC提供的sealring样本并没有和OD连起来。 请问您当时也遇到这样的情况了吗？

再次感谢您的帮助！

genehuang

1. floating即可，没影响
2.去除识别层即可

IC从业者

问一下，sealring是自己画还是tsmc提供的

小云子

minghao 发表于 2019-5-20 15:47
感谢回复! 那么请问您：如果foundry没有要求的话， floating比较好还是ground比较好？

...

请问一下，tsmc的sealring在哪里找到的呢？我们现在的pdk里没有sealring