在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1823|回复: 3

[原创] via阻抗结果求解

[复制链接]
发表于 2019-5-18 22:29:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
利用via wizard工具进行HFSS阻抗TDR仿真,出来的差分过孔这里的Zdiff1和Zdiff2有啥区别,怎么两者的结果不一样,谢谢
截图03.png
发表于 2019-5-23 23:16:45 | 显示全部楼层
如果是無損(材料DF=0 / Copper = PEC)仿真,結果應該會很相近

以rise time的角度來看
當輸入訊號為10ps在接收端所看到的rise time會不一樣,是因為損耗(與長度正相關)
而外層與內層的損耗則不相同
EX:
Case 1. 1" 有損trace + 1 via model
Case 2. 10" 有損trace + 1 via model
你看到的阻抗也會不同

以multi-reflection的角度來看
訊號走到阻抗不連續的地方,一定會有穿透與反射的訊號
除非你外層與內層設計的阻抗一模一樣
不然port 1 與port 2 所看到的multi-reflection也會不同
 楼主| 发表于 2019-5-24 22:21:48 | 显示全部楼层


Klaus_Hong 发表于 2019-5-23 23:16
如果是無損(材料DF=0 / Copper = PEC)仿真,結果應該會很相近

以rise time的角度來看


谢谢
发表于 2019-5-25 06:41:21 | 显示全部楼层
这做RF IC 设计吗?  须要分析IC 内 via

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:07 , Processed in 0.027248 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表