PCB设计的关键准则

zhangxiaotian

随着器件复杂性的增加，PCB设计变得越来越复杂。一段时间以来，电路设计工程师已经安全独立地进行自己的设计，然后完成电路图设计给PCB设计工程师，PCB设计工程师独立完成自己的工作，将Gerber文件转移到PCB工厂。

电路设计工程师，PCB设计工程师和PCB制造商的工作彼此隔离，几乎没有沟通。随着具有大型BGA封装的可编程器件的日益增多的应用以及高密度互连（HDI）和时序关键差分信号的广泛应用，使用这种单独的PCB抄板设计方法现在具有灾难性的后果，而并行开发过程允许多个开发进程同步，帮助确保设计成功，避免延迟，额外开销和返工。

本文总结了并行PCB设计每个阶段的关键标准。 PCB设计的第一步是概念阶段。此时，电路设计工程师应与PCB设计工程师进行技术评估。

该评估应考虑以下问题：

1.使用了什么设备？
2.设备选择什么样的包装？引脚数是多少？PIN配置怎么样？

3.基于成本和性能权衡，使用了多少层PCB？

4.时钟频率和信号速度等参数的目标值是多少？此外，设计工程师还应考虑总线架构，是否使用并联或串联等因素，以及阻抗匹配策略。

当阻抗不匹配时，会发生反射，振铃和其他非预期的干扰。

协同工作PCB设计的这些考虑因素提出了成功的PCB设计中的一个关键问题就是通信，因为PCB设计不再是一个人的工作，而是一个团队在不同工程师群体之间工作。

通信的主要推动力贯穿整个PCB设计过程，电路设计团队必须清楚地与PCB设计团队就其设计意图进行沟通，并且他们还必须参与该过程，并清楚地了解其PCB设计工具的内容。而且做不到。随着PCB布线复杂性的增加和信号速率的提高，协同PCB设计方法可能优于传统的串行工艺（图1）。将设备的研究和选择与其余设计过程隔离开来，以及将原理图输入，仿真和布局布线阶段分开，这一直是一种常见的技术。因此，设计工程师最好选择便于数据共享的工具和流程，这是不同地点的设计团队利用并行工作的优势并缩短整个设计周期的唯一途径。
（A）传统PCB串行开发过程的设计周期长，信息共享有限，成本持续上升;

（B）并行开发过程允许多个开发过程同步，有助于确保设计成功并避免延迟，额外开销和返工

设计创建在设计创建阶段，工程师将最终确定设备并为其生成各种库，从而加快原理图输入。在此阶段，设计工程师评估并选择施工模块，并可登录制造商的网站以搜索数据表和规格。更好的方法是直接在原理图输入过程中选择设备。

通过以这种方式实现原理图输入，该过程可以用作测试方法。在原理图输入过程中，设计工程师能够快速添加，减去或更改设备（甚至整个设计结构）非常重要。

例如，为移动电话开发高频滤波器的设计工程师应在输入原理图时通过试验不同的容差和电感值来设置带通和其他滤波器参数。在创建原理图时，PCB设计工具还会在后台为电路生成网络表。

网络表描述了电路设备如何连接以及后续布局和布线工具如何将其用于PCB打样布局布线信息。此时，设计工程师将为所谓的“大型组件”（如FPGAS或其他可编程设备）创建符号和物理引脚布局图。

此时也正在捕获设计约束，这是需要仔细考虑的关键步骤，尤其是对于后续流程。对于当前的PCB设计，最好按照规则执行所有操作。过去受制造问题的限制，现在当工程师试图减少PCB的体积并仍然制造它时，一切都受到复杂约束的限制。虽然设计要求可能会导致大量约束，但同样重要的是不要让设计受到过度约束。

比简单地使用约束设计更明智的是在模拟和分析上得到更多。在设计创建过程中，工程师需要了解后续流程中可能出现的信号完整性问题。

在设计输入阶段和PCB布局布线阶段，最好将信号完整性问题考虑在内，尽管设计过程必须支持这种方法，因为在设计输入阶段无法解决阻抗不匹配问题。

模拟是关键在设计电路并绘制原理图之后，然后验证功能，这通常使用模拟工具完成。

仿真的目的不是要取代物理原型，而是为了避免重复生成原型，因为仿真使设计工程师能够发现通常需要等待原型才能被发现的设计缺陷。在仿真过程中，我们可以尝试各种设计拓扑，并用不同制造商的设备替换它们，以测试它们对电路性能的影响。然而，在模拟中，伴随模型的可用性和有效性是无穷无尽的。所有常用的PCB设计套件目前都配备了昂贵的模型库，但是特定设备不在库中的情况可能不止一次。

但设备供应商通常会在其网站上推出Spice模型来解决这个问题，因此最好通过设备供应商网站找到它们。

环形布线的局限性但基于Spice的仿真也有局限性，它可以生成理想化，因此不一定代表仿真信号的真实条件。

实际信号可能具有改变真实性的噪声和相移。 NI公司（NI）的PCB设计过程包括一个虚拟仪器，可以与许多NI的PXI仪器一起使用，以生成保留所附非线性元件的真实信号。可以以固有文件格式捕获这些信号，以用于验证电路行为的Spice仿真。此外，虚拟原型提供有关设备选择的反馈。
系统级仿真也很重要，不仅可以对PCB信号进行建模，还可以检查信号在设备内或甚至通过多个电路板的变化情况。许多Gb信令速率是使情况复杂化的另一个因素。

串行总线架构比并行总线架构更受欢迎，这需要PCB设计工程师执行损耗模拟，耦合传输线和详细的井上模型。

物理实现当通过仿真消除性能问题时，下一步是布置电路以生成物理原型。布线布线应确保电路性能符合设计规范的要求，并确保板形匹配设计形态参数。

此时有必要与机械工程师合作。在布线布线阶段，原理图定义的器件之间的互连可以通过任何EDA供应商提供的布局布线和布线工具来实现。所有这些工具都将提供一定程度的自动布局布线，但它是一把双刃剑。设计工程师需要确定何时进行手动布线以及何时使用自动布线。

如果要放置关键组件，或者必须在PCB边缘放置连接器，请不要使用自动布局布线功能。值得庆幸的是，在进行布局布线时，您可以对信号完整性问题进行一些前瞻性考虑。这是一个必须认真对待的阶段。

一般经验是，如果信号需要超过转换时间的1/3才能到达目的地，则该路径上可能存在信号完整性问题。

设计约束PCB布局布线有许多挑战，其中最重要的是确保满足约束。

这些约束用于解决信号完整性问题，制造问题，电磁干扰，热效应或这些问题的组合。除了设计限制之外，与特定器件技术相关的许多当前因素使得PCB布局布线更加复杂，例如诸如板载芯片（COB）的先进半导体封装技术，这可能使布线非常棘手。目前的高密度封装可容纳2,000多个引脚，引脚间距小于0.65mm。

这种封装将使管理I / O和信号速度变得非常困难，并且该封装的环形布线（Escape Routing）也是一项技术娴熟的任务。 PCB布局可编程逻辑器件的布线是另一项挑战。

一些高端PCB设计套件，例如Altium和Mentor Graphics提供的PCB设计套件，与FPGA供应商的设计工具紧密相连，可用于完成FPGA和PCB本身的集成设计。以前，大型FPGA的引脚配置通常由FPGA设计工程师完成，但在进行配置时没有太多考虑PCB布局布线。

现在已经认识到具有可编程I / O的FPGA是线路输入或输出的来源，并且更改FPGA以适应PCB布局布线要比更改PCB以匹配FPGA的I / O设置容易得多。

最终检查将PCB布局制造到制造之前的最后一步是最终检查。PCB抄板必须检查信号完整性和时序，以确保信号及时到达目的地并完全保证质量。

此时将显示设计约束冲突，应对此进行权衡。在这个阶段，最大的挑战之一是尝试推进这些设计过程的最终验证步骤，并且具有更好的约束是实现这一要求的关键。

如果在创建设计过程期间，可以在分析约束的同时确定约束，则约束条件的质量得到改善。 PCB设计最后，必须生成制造数据，包括与生产，装配和测试相关的所有文档。在整个设计过程中，设计团队成员和制造商之间必须进行充分的沟通，以了解制造商的技术能力和局限性。此外，必须验证制造数据，以便为设计工程师提供检测错误的最后机会。