在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 32877|回复: 94

[转贴] PLL 相关资源

[复制链接]
发表于 2019-5-16 11:12:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PLL 相关资源
PLL 相关书籍Phase-Lock Techniques
FloydL M. Gardner 的《锁相技术》第三版,与之前版本相比增加了关于 CPPLL 和相位噪声的内容,同时有关于数字锁相环的介绍和 PLL 异常锁定问题的分析,主要还是偏理论方面的分析
Phase-Locked Loops : Design, simulation, And Applications
Roland E. Best 的《锁相环:设计,仿真和应用》,内容包括 Analog PLL, Digital PLL 和 software PLL,偏工程应用
Architectures for RF Frequency Synthesizers
Ciero S. Vaucher 的《射频频率合成器架构》,针对锁相环的频谱纯度,建立时间和功耗的要求采用的各种系统结构(如单环,宽带多环和自适应环路)的分析
PLL Performance, Simulation and Design
Dean Banerjee 写的关于锁相环的书,对 PLL 特性(如 Spur 等)的分析外,主要关于环路滤波器(高阶)参数的设计
CMOS PLL Synthesizers: Analysis and Design
关于 PLL 频率综合器的书,除了电荷泵锁相环的瞬态分析和行为级仿真以及参考杂散的分析外,还有关于 fractional-N 频率综合器的深入介绍,以及采用电容倍增(capacitance multiplier)的环路滤波器的设计方法(国内曾有影印版
Design Methodology For RFCMOS Phase Locked Loops
Carlos Quemada,Guillermo Bistue 和 Inigo Adin 所著,PLL 各模块的分析和设计实例
Monolithic Phase-Locked Loops and Clock Recovery Circuits: Theory and Design
Razavi 主编的关于 PLL 和 CDR 的 IEEE 论文集
相位噪声和时域抖动IEEE Standard Definitions of Physical Quantities for Fundamental Frequency and Time Metrology – Random Instabilities, IEEE Std. 1139-1999.
IEEE 标准中关于 phase-noise 和 jitter 的说明
Understanding and Characterizing Timing Jitter
Tektronix 关于 jitter 的介绍
Modeling and Simulation of Jitter In PLL Frequency Synthesizers
Designer’s Guide 的关于 PLL 中 jitter 的分析以及建模的方法
Estimating Period Jitter From Phase Noise
Silicon Lab:关于由相位噪声计算周期抖动的方法
How to Calculate the Period Jitter σT from the SSCR L(fn) with Application to Clock Sources for High-Speed ADCs
TI paper:关于由相位噪声计算周期抖动的方法
Oscillator Phase Noise: A Tutorial
Thomas H. Lee 关于振荡器相位噪声的总结
A General Theory of Phase Noise in Electrical Oscillators
Hajimiri 引入 ISF 分析相噪的方法,关于对称性问题的讨论以及 ISF 的近似计算方法
Jitter and Phase Noise in Ring Oscillators
Hajimiri 具体关于环振中的的时域抖动和相位噪声的分析
A Study of Phase Noise in CMOS Oscillators
Razavi 关于环振的相位噪声的分析和总结
Analysis and Design of Low Phase Noise Ring Oscillators
关于环振中延时单元的偏置电流的 1/f 噪声的上变频对相位噪声贡献的分析,另有其他白噪声和电源/衬底噪声的分析
A Study of Oscillator Jitter Due to Supply and Substrate Noise
关于电源和衬底噪声对环振 jitter 的影响的分析
Measurements and Analysis of PLL Jitter Caused by Digital Switching Noise
考虑数字开关导致的电源/衬底噪声而对 PLL 电源的处理方式的分析
Predicting the Phase Noise and Jitter of PLL-based Frequency Synthesizers
来源于Designer’s Guide,Ken Kundert 介绍的关于利用 PSS 以及 verilog-A 来仿真 PLL 的相位噪声和时域抖动的方法
Predicting PLL Phase Noise & Jitter with HspiceRF
关于利用 HspiceRF 以及 Verilog-A 来仿真 PLL 的相位噪声的方法
Using Spectre RF Noise-Aware PLL Methodology to Predict PLL Behavior Accurately
Cadence 较新版本中的 Noise-Aware 的方法
PLL 论文资料Dennis Fischette’s 1-Stop PLL Center
Dennis Fischette 关于 PLL 设计的网站,推荐里面的《First Time, Every Time – Practical Tips for Phase-Locked Loop Design》论文,此外网站有关于 PLL 设计的常见问题汇总
Analysis and Design of Phase-Locked Loops
台大刘深渊教授的 PLL 讲义,比较经典
PLL Design and Clock/Frequency Generation
Woogeun Rhee 在清华微所的 PLL 讲义,内容比较多
Fractional/Integer-N PLL Basics
TI 技术文档,关于 PLL 的基本内容的介绍(具体的整数和小数分频锁相环的芯片内部结构框图等)
3rd Order PLL Design – note from CircuitSage
Circuit-Sage 提供的关于3阶 PLL 的环路滤波器(loop-filter)的设计方法
Analysis of Charge-Pump Phase-Locked Loops
关于3阶电荷泵锁相环的z域分析
High-Speed CMOS Circuit Technique
关于 TSPC 结构的原理的介绍和分析
A High-Speed, Low-Power Phase Frequency Detector and Charge-Pump Circuits for High Frequency Phase-locked Loops
基于 TSPC 结构的高速 PFD 的设计
Frequency Limitations of a Conventional Phase-Frequency Detector
关于 PFD 的复位延时对 PLL 速度的影响的分析
Fast Frequency Acquisition Phase-Frequency Detectors for GSamples/s Phase-Locked Loops
考虑 PFD 的复位延时(Missing edge问题)对 PLL 速度的影响而对电路的改进
Phase Frequency Detectors for Fast Frequency Acquisition in Zero-dead-zone CPPLLs for Mobile Communication Systems
另一种针对 PFD 复位延时(PFD增益反转)问题的电路改进
Design of high-performance CMOS charge pumps in phase-locked loops
对 PFD 和 Charge-Pump 非理想性导致的 Reference Spur 的计算和各种 charge-pump 电路结构的分析
Charge pump with perfect current matching characteristics in phase-locked loops
改善 Charge-Pump 中 UP/DN 电流匹配的一种方法
A 2-5GHz Low Jitter 0.13um CMOS PLL Using a Dynamic Current Matching Charge-pump and a Noise Attenuating Loop-Filter
另一个高性能的 charge-pump 电路的结构
Crystal OSC 相关资料Understanding Quartz Crystals
关于晶振基础知识的介绍
High-Performance Crystal Oscillator Circuits: Theory and Application
Eric A. Vittoz 关于 Pierce 结构的晶振电路的详细分析,必读
Low-Power High-Precision Crystal Oscillators
Eric A. Vittoz 关于晶振电路的分析和设计的 ppt
Low-Power Crystal and MEMS Oscillators – The Experience of Watch Developments
Eric A. Vittoz 2010年关于晶振设计等的书
Fuding Ge’s Crystal Oscillator Presentation
Fuding Ge 关于晶振设计的 ppt ,推荐
Crystal Oscillator Design and Negative Resistance
利用负阻方法分析晶振电路的介绍
Conditions for Start-Up in Crystal Oscillators
关于晶振 ( Pierce 结构 ) 起振条件的分析

转贴http://rt2innocence.net/analog-resources/pll-book-list-and-reference-paper/


发表于 2019-5-16 12:36:55 | 显示全部楼层
Good.沙发。
发表于 2019-5-16 13:27:21 | 显示全部楼层
感谢分享
发表于 2019-5-16 15:21:29 | 显示全部楼层
不错的资源
发表于 2019-5-16 20:55:18 | 显示全部楼层
赞!
发表于 2019-5-16 21:23:50 | 显示全部楼层
good materials.
发表于 2019-5-17 08:05:42 | 显示全部楼层
牛。。。。。。。。。。
发表于 2019-5-17 10:52:06 | 显示全部楼层
多谢分享
发表于 2019-5-17 13:39:14 | 显示全部楼层
return to innocence 是个人网站?
发表于 2019-5-17 22:33:23 | 显示全部楼层
多谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 06:44 , Processed in 0.028582 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表